[发明专利]存储器单元及存储器单元阵列

说明书

技术领域

存储器单元及存储器单元阵列。

背景技术

存储器是一种类型的集成电路，并且在计算机系统中用于存储数据。集成存储器一般以个别存储器单元的一个或一个以上阵列制造。所述存储器单元经配置而以至少两个不同可选择状态保持或者存储存储器。在二进制系统中，所述状态被认为是“0”或者“1”。在其它系统中，至少一些个别存储器单元可经配置以存储多于两个电平或者状态的信息。

实例存储器装置为可编程金属化单元(PMC)。此可替代地称为导电桥接RAM(CBRAM)、纳米桥存储器或者电解质存储器。PMC可使用夹于一对电流导电电极之间的离子导电材料(例如，适合的硫族化合物或者各种适合氧化物中的任一者)，并且此材料可称为“切换”材料或者称为“可编程”材料。横跨所述电极施加的适合电压可产生电流导电超离子团簇或者导电细丝。此可由于通过所述离子导电材料的离子输送，其从所述电极中的一者(阴极)生长所述团簇／细丝并且通过所述离子导电材料。所述团簇或者细丝建立所述电极之间的电流导电路径。横跨所述电极施加的相反电压本质上使过程逆向并且因此移除所述导电路径。PMC因此包括高电阻状态(对应于缺乏延伸穿过所述切换材料的导电桥的状态)及低电阻状态(对应于具有延伸穿过所述切换材料的所述导电桥的状态)，其中此类状态可逆地可彼此互换。

虽然已经做出一些努力来开发PMC装置，但是仍然需要经改进的存储器单元，及经改进的存储器单元阵列。相应地，期望开发新存储器单元及存储器单元阵列。

附图说明

图1及2为一实例实施例存储器单元的图解横截面图。图1的视图是沿图2的线1-1，并且图2的视图是沿图1的线2-2。

图3为另一实例实施例存储器单元的图解横截面图。图3的视图是沿与图1的视图相似的横截面。

图4及5为一实例实施例存储器单元阵列的图解横截面图。图4的视图是沿图5的线4-4，并且图5的视图是沿图4的线5-5。

图6到8为可在一些实例实施例存储器单元阵列中利用的各种层级堆叠配置的图解说明。图6的配置包含图4及5的实例实施例存储器单元阵列。

图9及10为另一实例实施例存储器单元阵列的图解横截面图。图9的视图是沿图10的线9-9，并且图10的视图是沿图9的线10-10。

具体实施方式

一些实施例包含新存储器单元架构。所述存储器单元可为PMC装置，其中可编程材料以向上开放的沟槽形状形成。所述PMC装置的额外结构(例如，电极及／或离子源材料)可经形成以在所述沟槽形状中的开口内延伸。此可使PMC装置能够用比常规处理中所利用的掩盖步骤更少的掩盖步骤形成。此外，所述PMC装置与常规存储器单元相比可相对紧凑，这是因为所述装置的一些组件嵌套于所述沟槽形状的可编程材料之内。举例来说，此可使本文描述的所述PMC装置能够在高度集成的电路(例如存储器阵列)中得到利用。

参考图1到10描述实例实施例。

参照图1及2，实例存储器单元12经展示为半导体构造10的部分。所述半导体构造包含具有在其之上的电介质材料14并且具有在电介质材料14之上的导电线16的半导体基底12。

在一些实施例中，基底12可包括半导体材料。例如，基底12可包括单晶硅、本质上由单晶硅构成或者由单晶硅构成。在此类实施例中，所述基底可称为半导体衬底，或者称为半导体衬底的一部分。术语“半导电衬底”、“半导体构造”及“半导体衬底”表示包括半导电材料的任何构造，包含但不限于例如半导电晶片(单独地或者在包括其它材料的组合件中)的大块半导电材料，及半导电材料层(单独地或者在包括其它材料的组合件中)。术语“衬底”是指任何支撑结构，包含但不限于上文描述的半导电衬底。虽然基底12展示是同质的，但是在一些实施例中所述基底可包括许多材料。例如，基底12可对应于含有与集成电路制造相关联的一种或一种以上材料的半导体衬底。在此类实施例中，此类材料可对应于耐熔金属材料、势垒材料、扩散材料、绝缘体材料等中的一者或一者以上；及／或可包含额外集成电路，例如晶体管存取装置。

所述电介质材料14可包括任何适合的成分或者成分的组合；并且在一些实施例中可包括氧化硅、本质上由氧化硅构成或者由氧化硅构成。