[发明专利]用于高密度NEMS/CMOS单片集成的NEMS释放蚀刻的横向蚀刻停止

说明书

技术领域

本发明涉及在绝缘体上硅（SOI）衬底上制造机电系统和互补金属氧化物半导体（CMOS）器件。更具体地，本发明涉及制造具有阻挡层的集成半导体器件的方法，以及包括将机电系统与CMOS器件分隔开的阻挡层的半导体器件结构。

背景技术

机电和CMOS集成电路的集成正在追求各种应用。例如，纳机电系统（nanoelectromechanical system,NEMS）可以通过用作无源过滤器或混合元件形成谐振式换能器和信号处理器的一部分。NEMS器件适于绝缘体上硅（SOI）技术，SOI技术也很好地对应于与CMOS器件的集成。

为了实现与SOI机电系统和CMOS器件的集成，需要克服若干挑战。机电结构可能需要一些机械运动自由度，所述自由度承担从诸如掩埋氧化物（BOX）层的下面的层释放所述结构。机械运动可能涉及器件的简单谐振或者机械部件的平移。同时，CMOS器件可能需要在电介质层中被钝化，这在很多标准互连方案中采用。

满足这些不一致的设计要求对机电和CMOS所处的集成密度造成了限制。例如，如果机电系统结构可以从两侧释放，则需要500nm的各向同性蚀刻来释放机电系统结构，其转化为CMOS器件和机电系统器件之间的约250nm的分隔。如果机电系统结构仅能够从一侧释放，则可能需要500nm的蚀刻。所开发的解决该问题的一些方案包括在单独的晶片上制造机电系统，然后将该晶片接合到CMOS器件，但是那些方案在集成密度方面有着类似的限制。

发明内容

因此，本发明的一个方面是提供一种在半导体衬底上制造集成的机电器件和紧邻的（proximate）CMOS器件结构的方法，其中阻挡层将所述机电器件与所述CMOS器件分隔开。本发明的另一方面是提供一种在半导体衬底上的集成的机电器件和紧邻的CMOS器件结构，其中所述机电系统与所述CMOS器件被阻挡层分隔开。

本发明的一个示例性实施例是制造集成的机电器件和紧邻的CMOS器件的方法，该方法包括如下步骤：将所述机电器件和所述CMOS器件安置（position）在衬底上，将所述机电器件和所述CMOS器件密封在保护层中，去除所述保护层的一部分，在所述保护层的缺失部分内形成阻挡层，以及去除密封所述机电器件的保护层。所述阻挡层可以阻止去除所述机电器件周围的保护层的蚀刻工艺去除所述CMOS器件周围的保护层。

实现方式可以包括如下特征中的一个或多个。所述衬底可以是绝缘体上硅。所述机电器件可以是MEMS或NEMS。所述机电器件和所述CMOS器件可以分隔开不超过250纳米。构成所述阻挡层的示例性材料可以包括无定形碳、氮化碳、等离子体沉积的碳氟化合物、基于碳的聚合物、氮化钽、氮化钛、氧化铪或者另一有效材料。所述保护层可以是二氧化硅。所述阻挡层可以通过干法蚀刻工艺去除。

本发明的另一个示例性实施例是集成的机电器件和紧邻的CMOS器件结构。所述CMOS器件可以位于半导体衬底上。保护层可以密封部分或整个所述机电器件，并且阻挡层将所述机电器件与所述CMOS器件分隔开。所述阻挡层可以具有比所述保护层高的蚀刻等级（etch grade），其中所述阻挡层可以耐受被设计用于去除所述保护层的蚀刻工艺。

实现方式可以包括如下特征中的一个或多个。所述衬底可以是绝缘体上硅。所述机电器件可以是MEMS或NEMS。所述机电器件和所述CMOS器件可以分隔开不超过250纳米。构成所述阻挡层的示例性材料可以包括无定形碳、氮化碳、等离子体沉积的碳氟化合物、基于碳的聚合物、氮化钽、氮化钛、氧化铪或者另一有效材料。所述保护层可以是二氧化硅以及其它电介质材料。

附图说明

在说明书的结论处的权利要求书中特别指出并且清楚地要求保护被认为是本发明的主题。从以下结合附图给出的详细描述，本发明的前述及其它目的、特征和优点是显而易见的，在附图中：

图1是示出多层或绝缘体上硅制造方法的流程图，其中MEMS或NEMS器件与根据本发明的一个实施例构造的CMOS器件集成。

图2A是示例出集成的机电系统和CMOS结构的透视图，其中机电器件和CMOS器件被安置在衬底上。

图2B是示例出集成的机电系统和CMOS结构的透视图，其中机电系统器件和CMOS器件被安置在衬底上。

图2C是示例出集成结构的透视图，所述集成结构包括具有机电器件、紧邻所述机电器件的CMOS器件以及阻挡层的衬底。