[发明专利]具有调度单元的微控制器

说明书

技术领域

本申请案的技术领域涉及微控制器，特定来说，涉及一种在微控制器内的事件产生系统。

背景技术

微控制器通常包括用于形成可应用于多种应用中的芯片上系统的微处理器、存储器及多个外围装置。最常见的外围装置中的一者为可用于产生中断信号(例如)以形成实时操作系统(RTOS)中的调度器的定时器单元。然而，这些定时器及其可产生的信号的功能性受到限制。

因此，需要一种改进型微控制器。

发明内容

根据一实施例，一种微控制器可包括中央处理单元(CPU)；多个外围装置；及可编程调度器单元，所述可编程调度器单元包括：定时器，其由独立时钟信号定时；比较器，其与所述定时器的定时器寄存器耦合且具有产生输出信号的输出；事件寄存器，其与所述比较器耦合；差量时间寄存器；及算术逻辑单元，其受所述比较器的所述输出信号控制且包括第一输入及第二输入以及输出，其中所述第一输入与所述定时器寄存器或所述事件寄存器耦合，且所述第二输入与所述差量时间寄存器耦合，且所述输出与所述事件寄存器耦合。

根据另一实施例，所述微控制器可进一步包括事件逻辑单元，所述事件逻辑单元接收所述比较器的所述输出信号且控制所述算术逻辑单元及所述事件寄存器。根据另一实施例，所述微控制器可进一步包括多个差量时间寄存器。根据另一实施例，所述多个差量时间寄存器可布置为序列缓冲器。根据另一实施例，所述序列缓冲器可为循环序列缓冲器，其可经控制以按循环方式、在单个序列中或以预定次数输出所述差量时间寄存器的内容。根据另一实施例，所述微控制器可进一步包括数据格式化单元，所述数据格式化单元与所述定时器寄存器及所述差量时间寄存器中的至少一者耦合，其中所述数据格式化单元可操作以将绝对时间值转换成相对时间值。根据另一实施例，所述微控制器可进一步包括校准单元，所述校准单元与所述定时器寄存器的预定义数目个位耦合且可操作以盖写所述定时器寄存器中的所述预定义数目个位。根据另一实施例，所述校准单元可周期性地盖写所述定时器寄存器位。根据另一实施例，所述时钟选择单元可操作以在由至少一个外围定时器单元产生的多个时钟信号之间选择。根据另一实施例，所述微控制器可进一步包括时钟选择单元，所述时钟选择单元可操作以在内部时钟信号与外部时钟信号之间选择。根据另一实施例，所述事件逻辑单元可进一步接收所述序列缓冲器的输出信号，其中所述事件逻辑单元产生多个输出信号。根据另一实施例，所述序列缓冲器的所述输出信号可指示序列位置。根据另一实施例，来自所述事件逻辑单元的输出信号可为中断信号。根据另一实施例，来自所述事件逻辑单元的输出信号可为具有预定义脉冲宽度的脉冲信号。根据另一实施例，来自所述事件逻辑单元的输出信号可馈送到时钟控制单元以启用预定时钟源。根据另一实施例，所述微控制器可进一步包括事件分发单元，所述事件分发单元从所述事件逻辑单元接收所述多个输出信号且产生馈送到所述CPU及至少一个外围装置中的至少一者的输出信号。根据另一实施例，所述微控制器可进一步包括与所述事件分发单元耦合的系统电力控制单元。根据另一实施例，所述微控制器可为电池操作的。根据另一实施例，所述微控制器可进一步包括用于对所述可编程调度器单元进行编程的多个特殊功能寄存器。根据另一实施例，所述定时器寄存器及所述事件寄存器可经配置以存储UNIX时间格式。根据另一实施例，所述算术逻辑单元可为加法器。

根据另一实施例，一种操作包括中央处理器单元(CPU)、多个外围装置及可编程调度器单元的微控制器的方法可包括：将时间值编程到定时器的定时器寄存器中；定时所述定时器；比较事件寄存器与所述定时器寄存器；其中如果所述事件寄存器匹配所述定时器寄存器，那么所述调度器单元自动产生事件且将所述时间值或新时间值添加到所述事件寄存器。