[发明专利]用于具有单金属层基底的半导体封装中的高速信号完整性的结构

说明书

技术领域

本发明总体涉及半导体器件和工艺，更具体涉及用于具有单金属层基底和引线键合的半导体封装中的高速信号完整性的结构的配置和制造方法。

背景技术

半导体器件通常包括包封该器件的封装内的集成电路（IC）芯片以及与该芯片集成的基底。为了使现代半导体器件按照预期工作，要求传播通过器件的任何一对差分信号在信号波的相对幅值和相对相位角方面在预定限度内匹配。

对于关于差分信号的集成电路（IC）芯片的设计，基本模块（building block）可以采用通过相互交错（interdigitate）部件的关键版图而已经被匹配的电路部件，例如晶体管和电阻器。

对于将信号从IC芯片引导到例如印制电路板（PCB）的基底或载体的设计，设计者通常面对类似的要求－通常存在将成对的差分信号的路径失配保持在限度内的约束。作为示例，对于在聚合物基底（如本领域中常见的）中传播的10GHz信号，波长仅仅是大约1.5厘米。对于差分信号对，信号路径总长度中仅0.75毫米的失配就会在相位角中产生5%的误差。该失配不仅涉及信号路径的长度（其包括基底上的金属迹线的长度和将IC芯片连接到基底的键合引线的长度），而且还涉及迹线和键合引线的接近度和平行度；平行度和接近度通常具有10%的失配预算。对失配做出贡献的这些参数的总和通常被称为失配预算。

封装系统的失配预算包括金属迹线的长度、厚度和宽度的失配、迹线与键合引线的接近度和平行度的失配以及沿着信号路径的穿通孔与过孔的直径和电镀金属厚度的失配的总和。

在如今的技术中，对这些约束的解决方案是使用具有多个金属层的基底。多个金属层为将差分信号对从IC芯片的键合焊盘借助引线路由到由基底的顶层金属形成的缝合焊盘提供了灵活性；这个顶部金属层也形成了迹线，这些迹线将信号引导到金属填充的过孔内孔（via hole），这继而引导到顶层下方的金属层。之后，可以由下面的金属层形成额外的迹线，这最终可以将信号路由到接触焊盘，作为基底的输出端子。通常，锡球或金属柱被粘附到接触焊盘并且用作至外部电路（例如印制电路板）的连接器。

发明内容

对于高频半导体器件，申请人认识到，前沿市场的趋势是不断推进更高频率以及更低成本的持续压力。基于这些趋势，申请人看到，金属多个层之间的金属填充的过孔的存在严重增加了高速信号封装的失配预算的负担。这些原因可以是通孔固有的瑕疵：过孔内孔的额外钻孔、过孔内孔壁的电镀以及关联的制造步骤必然增加了信号路径的尺寸失配的概率；由过孔产生的电气阻抗中的不可避免的中断将添加信号之间的相位角失配；最后但并非不重要的是，具有过孔的多层基底通常是非常昂贵的。

为了解决过孔失配问题，申请人选择具有单个金属层的基底，这完全避免了对过孔内孔的需要。金属层被图形化在尺寸是针对焊接凸点设计的接触焊盘阵列中以及用于引线键合的缝合焊盘阵列中。借助焊盘阵列，焊盘区被选择为发射器/接收器单元的基础。

申请人进一步认识到，对于发射器/接收器单元的高频操作，差分对需要在该对内紧密耦合，但是差分对需要彼此紧挨着放置。这种放置在实现差分对之间的可接受的小串扰时造成严重困难。申请人通过在两对之间中设置接地迹线和焊线解决了最小化两个紧密间隔的差分线对之间的串扰的问题。

对于引线键合的器件，差分对的紧密填充定位要求紧密间隔的缝合焊盘（在基底上的着陆焊盘，以接受来自集成电路芯片的焊线）。为了在发射器/接收器单位单元中给缝合焊盘腾出可用空间，申请人去掉（depopulate）了每个2×3阵列的一个接触焊盘，由此为紧密接近放置的两个差分对的缝合焊盘释放空间，并且使附加的至少一个缝合焊盘可用于被放置在该对之间作为屏蔽的处于电气地电位的引线。在去掉的区域中留下足够空间以便在相应的缝合焊盘和接触焊盘之间以针对长度和平行度所需的匹配方式放置连接迹线。注意的是，以平行且等长的拱形键合将缝合焊盘连接到芯片表面上的相应的键合焊盘的引线。得到的差分导线在长度和平行度方面在狭窄窗口内匹配。

此外，差分对通过地迹线或电源迹线屏蔽了噪声。借助发射器/接收器单元的这些布置，可以使进入10GHz范围的高速产品具有极好的信号完整性。

附图说明

图1根据示例实施例示出用于传导高频信号的发射器/接收器单元的透视图。

图2是具有焊接凸点的单个接触焊盘的剖面图，该焊接凸点被附连用于接触外部电路板。

图3示出在一个说明性布置中的包括接触焊盘和缝合焊盘的基底区的顶视图。