[发明专利]选择性抑制含有硅及氮两者的材料的干蚀刻速率

说明书

相关申请的交叉参照

本申请是2012年4月18日提交的发明名称为“SELECTIVE SUPPRESSION OF DRY-ETCH RATE OF MATERIALS CONTAINING BOTH SILICON AND NITROGEN（选择性抑制含有硅及氮两者的材料的干蚀刻速率）”的美国专利申请No.13/449,441的PCT申请，并且与2011年9月1日提交的发明名称为“SELECTIVE SUPPRESSION OF DRY-ETCH RATE OF MATERIALS CONTAINING BOTH SILICON AND NITROGEN （选择性抑制含有硅及氮两者的材料的干蚀刻速率）”的美国临时申请61/530,302相关且要求所述临时申请61/530,302的权益，所述两件申请针对所有目的通过引用整体结合于此。

发明背景

藉由在基板表面上产生错综复杂的图案化材料层的工艺，可制造集成电路。在基板上产生图案化材料需要受控的方法以移除暴露的材料。化学蚀刻被用于各种目的，包括将光刻胶中的图案转移进入下方层中、减薄层或减薄已经存在于表面上的特征结构的侧向尺寸。通常，期望具有蚀刻一种材料比另一种快的蚀刻工艺，以助于例如图案转移工艺进行。此类蚀刻工艺可说是对第一材料有选择性。材料、电路与工艺多样化的结果是，蚀刻工艺已被开发成具有对多种材料的选择性。然而，用于选择性地以比蚀刻氮化硅更快的速度来蚀刻硅的选择很少。

就选择地移除半导体基板上的材料而言，通常期望使用干式蚀刻工艺。干式蚀刻工艺受到期望的原因是源自于在最小化物理干扰的情况下，从微型结构温和地移除材料的能力。藉由移除气相试剂，干式蚀刻工艺也容许蚀刻速率突然停止。某些干式蚀刻工艺会使基板暴露于远端等离子体副产物，所述远端等离子体副产物在进入基板处理区域之前已经被离子过滤。具有暴露的硅及氮化硅的图案化基板可藉由由三氟化氮所形成的经离子过滤的等离子体流出物来蚀刻。以此方式，暴露的硅显示出比氮化硅更迅速地被蚀刻。

因此，需要用于改善使用干式蚀刻工艺相对于氮化硅及含硅与氮的其他材料对硅的蚀刻选择性的方法。

发明内容

描述了一种抑制对图案化异质结构上的暴露的含硅与氮材料的蚀刻速率的方法，且所述方法包括两阶段远端等离子体蚀刻。相对于氮化硅及含硅与氮的其他材料，使用本方法可增加硅的蚀刻选择性。远端等离子体蚀刻的第一阶段使等离子体流出物与图案化异质结构反应，以在含硅与氮材料上形成保护性固态副产物。第一阶段的等离子体流出物由前驱物（包括三氟化氮及氢气（H₂））的组合的远端等离子体形成。远端等离子体蚀刻的第二阶段亦将等离子体流出物与图案化异质结构反应，以选择性地移除缺乏保护性固态副产物的材料。第二阶段的等离子体流出物由含氟前驱物的远端等离子体形成。

本发明的实施例包括一种在基板处理腔室的基板处理区域中蚀刻图案化基板的方法。图案化基板具有暴露的含硅与氮区域及暴露的硅区域。蚀刻图案化基板的方法包含以下步骤序列：(1)第一干式蚀刻阶段，包含以下步骤：将三氧化氮及氢分子流入远端等离子体区域，所述远端等离子体区域流体耦合至基板处理区域，同时在所述等离子体区域中形成第一等离子体，以产生第一等离子体流出物，以及在暴露的含硅与氮区域上形成保护性固态副产物，以形成受保护的含硅与氮区域；(2)第二干式蚀刻阶段，包含以下步骤：将第二含氟前驱物流入远端等离子体区域，同时在所述等离子体区域中形成第二等离子体，以产生第二等离子体流出物，及藉由将第二等离子体流出物通过喷头中的通孔流入基板处理区域，与受保护的含硅与氮区域相比更快速地蚀刻暴露的硅区域；及(3)藉由提升图案化基板的温度，从受保护的含硅与氮区域升华保护性固态副产物。

部分额外实施例与特征在随后的说明书中提出，而对于本领域普通技术人员而言，在详阅此说明书后可易于了解部分额外实施例与特征，或者本领域普通技术人员可通过实施本文揭露的实施例而了解部分额外实施例与特征。通过在说明书中描述的设备、结合物与方法，可实现与获得本文揭露的实施例的特征与优点。

附图简述

透过参考说明书的其余部份及附图，可进一步了解本文揭露的实施例的本质与优点。

图1是根据所揭示的实施例的干式蚀刻处理的流程图，所述干式蚀刻处理具有选择性抑制的氮化硅蚀刻速率。

图2A图示根据本发明实施例的基板处理腔室。

图2B图示根据本发明实施例的基板处理腔室的喷头。