[发明专利]选择性抑制含有硅及氧两者的材料的干式蚀刻速率

说明书

相关申请案的交互参照

此申请案是美国专利申请案13/449,543的的PCT申请，该美国专利申请案于2012年4月18日提出，发明名称为“SELECTIVE SUPPRESSION OF DRY-ETCH RATE OF MATERIALS CONTAINING BOTH SILICON AND OXYGEN”；此申请案主张美国临时申请案61/527,823的权益，该申请案于2011年8月26日提出，发明名称为“SELECTIVE SUPPRESSION OF DRY-ETCH RATE OF MATERIALS CONTAINING BOTH SILICON AND OXYGEN”，这两件美国申请案以全文形式在此并入，以供所有目的之用。

背景技术

通过在基板表面上产生错综复杂图案化的材料层的工艺，可制做集成电路。在基板上产生图案化材料需要受控的方法以移除暴露的材料。化学蚀刻被用于各种目的，包括将光阻中的图案转移进入下方层中、薄化层或薄化已经存在于表面上的特征结构的侧向尺寸。通常，期望具有蚀刻一种材料比另一种快的蚀刻工艺，以助于例如图案转移工艺进行。此类蚀刻工艺可说是对第一材料有选择性。材料、电路与工艺多样化的结果是，蚀刻工艺已被开发成具有对多种材料的选择性。然而，仅有少数选项能选择地以比蚀刻氧化硅更快的速度来蚀刻硅。

就选择地移除半导体基板上的材料而言，通常期望使用干式蚀刻工艺。干式蚀刻工艺受到期望的原因是源自于在最小化物理干扰的情况下，从微型结构温和地移除材料的能力。通过移除气相试剂，干式蚀刻工艺也容许蚀刻速率突然停止。某些干式蚀刻工艺会使基板暴露于由一或多种前体所形成的远端等离子体副产物。举例而言，当等离子体流出物流入基板处理区域时，氨及三氟化氮的远端等离子体激发能自经图案化基板选择地移除氧化硅。最近，已经在发展比移除氧化硅更快的速度而可移除硅的干式蚀刻工艺，然而，某些应用可能需要更多的选择性。

因此，需要就使用干式蚀刻工艺相对于氧化硅及含有硅与氧的其他物质来改良硅的选择性的方法。

发明内容

兹描述一种在图案化异质结构上抑制对暴露的含硅与氧材料的蚀刻速率的方法，且该方法包括两阶段远端等离子体蚀刻。使用本文的技术增加选择性的材料的范例包括氮化硅及硅。远端等离子体蚀刻的第一阶段将等离子体流出物与图案化异质结构反应，以在含硅与氧材料上形成保护性固态副产物。第一阶段的等离子体流出物由前体组合的远端等离子体形成，前体组合包括含氮前体及含氢前体。远端等离子体蚀刻的第二阶段亦将等离子体流出物与图案化异质结构反应，以选择性地移除缺乏保护性固态副产物的材料。第二阶段的等离子体流出物由含氟前体的远端等离子体形成。

本发明的实施例包括一种在基板处理腔室的基板处理区域中蚀刻图案化基板的方法。图案化基板具有暴露的含硅与氧区域及第二材料的暴露区域，该暴露具有与暴露的含硅与氧区域不同的化学计量。蚀刻图案化基板的方法包含以下步骤序列：(1)第一干式蚀刻阶段，包含以下步骤：将第一含氟前体及含氢前体的每一个流入远端等离子体区域，远端等离子体区域流体耦合至基板处理区域，同时在远端等离子体区域中形成第一等离子体，以产生第一等离子体流出物，及在暴露的含硅与氧区域上形成保护性固态副产物，以形成受保护的含硅与氧区域；(2)第二干式蚀刻阶段，包含以下步骤：将第二含氟前体流入远端等离子体区域，同时在远端等离子体区域中形成第二等离子体，以产生第二等离子体流出物，及通过将第二等离子体流出物通过喷头中的通孔流入基板处理区域，而相较于受保护的含硅与氧区域，更快速地蚀刻第二材料的暴露区域；及(3)通过提升图案化基板的温度，自受保护的含硅与氧区域升华保护性固态副产物。形成保护性固态副产物的步骤包含以下步骤：在喷头中将第一等离子体流出物流入基板处理区域。

部分额外实施例与特征在随后的说明书中提出，而对于本技术领域中的普通技术人员而言在详阅此说明书后可易于了解部分额外实施例与特征，或者本技术领域中的普通技术人员可透过操作本文揭露的实施例而了解部分额外实施例与特征。透过在说明书中描述的设备、组合与方法，可实现与获得本文揭露的实施例的特征与优点。

附图说明

透过参考说明书的其余部份及附图，可进一步了解本文揭露的实施例的本质与优点。

图1是根据所揭示的实施例的干式蚀刻工艺的流程图，干式蚀刻工艺具有选择性抑制的氧化硅蚀刻速率。

图2A图示根据本发明实施例的基板处理腔室。