[发明专利]具有热熔接封装部件的引线载体

说明书

技术领域

下面的发明涉及用于与集成电路芯片一起使用的引线载体封装，以便电气系统中的集成电路芯片的有效互连。更具体地，本发明涉及在与集成电路组合之前和期间被制造为共用组件内的多个封装位点（site）的阵列的引线框架和其它引线载体，在隔离成用于诸如印刷电路板的电子系统板上的各个封装之前将接合线（wire bond）附接和封装在非导电材料内。

背景技术

对于与今天的半导体中的提高了的集成水平相结合的更小且更强大的便携式电子系统的需求正在推动对于具有更大数量的输入/输出端子的更小的半导体封装的需要。同时，减少消费者电子系统的所有部件的成本存在巨大的压力。四方扁平无引线（“QFN”）半导体封装系列是所有的封装类型中的最小且最成本有效的，但是，当用常规技术和材料制造时，该半导体封装系列具有显著的局限性。例如，采用QFN技术，该技术可以支持的I/O端子的数量和电性能受限制。

QFN封装P（图5至7）常规上被组装在由铜片蚀刻的区域阵列引线框架1（图1和2）上。引线框架1可以包含几十到上千个封装位点，每一个封装位点由被一行或多行的导线接合垫4（图2和5至7）包围的管芯附接垫（die attach pad）2（图1、2和5至7）构成。这些封装P部件中的全部部件都通过铜片被附接到共用框架1，以相对于引线框架1的其它部分保持封装P部件的位置并提供到所有的部件的电连接，以促进接合和焊接表面的电镀（plating）。

这些连接结构，通常被称为联结条（tie bar）3（图1、2和5至7），将引线框架1的所有部件一起短路。因此，这些联结条3必须被设置为使得它们在从引线框架1切割各个封装P的过程中可以全部与包围每一个封装P的共用短路结构6（图1和2）断开，保留每个管芯附接垫2和导线接合垫4电隔离。通常，便于切断联结条3与引线框架1的电连接的设计涉及刚好在最终封装P覆盖区之外将联结条3连接到包围每一个封装P位点的铜短路结构6（图1和2）。在切割工艺期间锯掉（沿着图2的线X）该短路结构6，从而保持联结条3在封装P的边缘处露出。

QFN引线框架1提供便于固定半导体管芯的封装P的部分，例如，封装P内的集成电路芯片7（图5至7）和可以通过接合线8（图5和6）与集成电路7连接的端子。以导线接合垫4的形式的端子还提供通过在与接合线8表面相对的表面上的焊点5（图5至7）连接到电子系统板（例如，印刷电路板）的手段。

所有的封装P部件通过金属结构与引线框架1连接的要求严重地限制了可以在任何给定的封装P轮廓中实现的引线的数量。例如，导线接合垫4可以在包围管芯附接垫2的多个行中设置，其中，每一行在离管芯附接垫2的不同的距离处。对于在导线接合垫4的最外行内部的任何导线接合垫4，连接结构的联结条3必须在外行的垫4之间被路由，从而这样的联结条3可以被延伸到封装P隔离的共用排序结构6外板（sorting structure6outboard）（沿着线X）。这些联结条3的最小尺度是这样的，只有一个可以在两个相邻的垫4之间被路由。因此，只有两行垫4可以在标准的QFN引线框架1中被实现。由于当前的管芯尺寸和引线数之间的关系，标准QFN封装被局限于约一百个端子，其中，大部分的封装P具有不超过约六十个端子。这种限制排除了多种类型的管芯使用QFN封装，否则，这些管芯将会受益于QFN技术的较小的尺寸和较低的成本。

虽然常规的QFN技术非常成本有效，但是仍然存在进一步减少成本的机会。在集成电路芯片7通过接合线8被附接和连接到外部的引线接合垫4之后，多个封装P的组装的引线框架1完全被环氧模制化合物9（图6和7）封装，例如，在转移模制工艺中。因为引线框架1主要是从前向后敞口的，所以在组装工艺之前将高温带T层施加到引线框架1的背面，以在模制期间限定每一个封装P的背平面。因为该带T必须能承受高温接合和模制工艺，而没有来自热工艺的负面影响，所以该带相对昂贵。施加带T、去除带T和去除残余粘合剂的工艺会给处理每一个引线框架1增加显著的成本。

从引线框架1切割各个封装P的最常用的方法是锯切（沿着图2的线X）。因为除了切割环氧模制化合物9之外，锯还必须去除刚好在封装P轮廓之外的所有的短路结构6，所以该工艺基本上较慢并且刀片寿命相当短，好像只有模制化合物9被切割。因为短路结构6不被去除直到切割工艺为止，所以这意味着，管芯不能被测试直到分割后。与能够测试其中每一个封装P处于已知的位置的整个条相比，处理数千个小型封装P并确保每一个封装以正确的取向被呈示给测试者昂贵得多。