[发明专利]使用SAR和TDC的二级模数转换器

说明书

技术领域

本公开大体涉及电子设备的领域，尤其是涉及使用逐次逼近寄存器（SAR）和时间数字转换器（TDC）的二级模数转换器。

背景技术

除非在本文另外指示，在这个章节中描述的材料不是本申请中的权利要求的现有技术，且不通过包括在这个章节中而被承认为现有技术。

模数转换器（ADC）可在各种底板和/或互连的数字串行输入/输出（I/O）接收机中使用。这样的数字串行I/O底板/互连的示例可包括根据由PCI特殊兴趣小组（PCI-SIG）于2010年11月公布的3.0版快速外围部件互连（PCIe）或由USB应用者论坛（USB-IF）于2008年11月公布的3.0版通用串行总线（USB）等实现的那些。

今天使用的很多常规ADC不全是基于数字I/O的ADC。可通常使用的一种ADC是flash ADC，例如flash转换器。Flash ADC可具有相对快的转换速度的优点。然而，flash ADC由于相对高的输入电容而可能遭受高功率消耗。因此，flash ADC可能不适合于低功率和高性能应用。例如，对于支持超过10Gb/s的带宽的I/O应用，flash ADC可消耗大约500mW的功率。

二级ADC可权衡降低的功率消耗与增大的转换时延。如名称所显示的，二级ADC可包括第一级ADC和第二级ADC。第一级ADC可将输入模拟信号粗略地转换成第一数字输出信号。可接着产生在输入模拟信号和第一数字输出信号之间的差异，该差异可被称为“残差信号”。第二级ADC可获取残差信号并将它转换成第二数字输出信号。第一和第二数字输出信号可接着被组合以形成单个数字输出信号，其中第一数字输出信号可对应于组合的数字输出信号的最高有效位（MSB），且第二数字输出信号可对应于组合的数字输出信号的最低有效位（LSB）。

在常规二级ADC设计中，第一和第二级ADC都可以是flash ADC。在这两极之间，数模转换器（DAC）可将第一数字输出信号转换回到模拟信号，且减法器可使用这个转换的模拟信号减去初始输入模拟信号以产生残差信号。一般，闭环运算放大器也可能被需要作为开关电容器系统的核心和/或在残差信号可被提供到第二级ADC之前对残差信号进行放大。因此，二级ADC的速度和准确度可基于闭环运算放大器和DAC的性能。然而，由于MOS晶体管的低电源电压和内在（固有）增益，满足高性能I/O应用的带宽、时延和功率消耗要求的高性能运算放大器可能难以设计，特别是具有100mm或更小的特征长度。

附图说明

将通过在附图中示出的示例性例证而不是限制的方式来描述本公开的实施例，在附图中相似的附图标记表示相似的元件，且在附图中：

图1是示出根据本公开的各种实施例的使用SAR和TDC的二级ADC电路的概要的方框图；

图2是更详细示出根据本公开的各种实施例的图1的二级ADC电路的更详细的方框图；

图3是示出根据本公开的各种实施例的如图2所示的TDC的更多细节的方框图；

图4是示出根据本公开的各种实施例的时间交错ADC系统的方框图；

图5是示出根据本公开的各种实施例的二级ADC电路的工作的一部分的流程图；

图6是示出根据本公开的实施例的与所述方法和/或装置的各种方面合并的示例性计算机系统的方框图。

具体实施方式

在下面的详细描述中，参考形成其一部分的附图，且其中通过例示的方式示出本公开可被实践的实施例。应理解，其它实施例可被利用，且结构或逻辑改变可被做出而不偏离本公开的范围。因此，下面的详细描述不是在限制的意义上做出，且根据本公开的实施例的范围由所附权利要求及其等效形式限定。

可以可能有助于理解本公开的实施例的方式，将各种操作被依次描述为多个分立操作；然而，描述的顺序不应被解释为暗示这些操作是依赖于顺序的。

为了描述的目的，以“A/B”的形式或以“A和/或B”的形式的短语意指（A）、（B）或（A和B）。为了描述的目的，以“A、B和C中的至少一个”的形式的短语意指（A）、（B）、（C）、（A和B）、（A和C）、（B和C）或（A、B和C）。为了描述的目的，以“（A）B”的形式的短语意指（B）或（AB），即，A是可选的元素。

本描述可使用短语“在一实施例中”或“在实施例中”，其分别可以指一个或多个相同或不同的实施例。此外，如关于本公开的实施例使用的术语“包括”、“包含”、“具有”等是同义的。