[发明专利]电流孔径垂直电子晶体管

说明书

相关申请的交叉引用

本申请根据《美国法典》35条第119（e）款要求下列共同未决和共同受让的美国临时专利申请的利益：

由Srabanti Chowdhury、Ramya Yeluri、Christopher Hurni、Umesh K.Mishra以及Ilan Ben-Yaacov于2011年6月20日提交的名称为“CURRENT APERTURE VERTICAL ELECTRON TRANSISTORS WITH AMMONIA MOLECULAR BEAM EPITAXY GROWN P-TYPE GALLIUM NITRIDE AS A CURRENT BLOCKING LAYER”的美国临时专利申请序列号61/499,076，代理人案卷号为30794.417-US-P1（2011-831-1）；以及

由Srabanti Chowdhury、Ramya Yeluri、Christopher Hurni、Umesh K.Mishra以及Ilan Ben-Yaacov于2012年1月4日提交的名称为“CURRENT APERTURE VERTICAL ELECTRON TRANSISTORS WITH AMMONIA MOLECULAR BEAM EPITAXY GROWN P-TYPE GALLIUM NITRIDE AS A CURRENT BLOCKING LAYER”的美国临时专利申请序列号61/583,015，代理人案卷号为30794.417-US-P2（2011-831-1）。

两个申请通过引用并入本文。

技术领域

本发明一般地涉及电子器件领域，并且更具体地涉及氨（NH3）分子束外延（MBE）生长的p型氮化镓（GaN）作为电流阻挡层（CBL）的电流孔径垂直电子晶体管（CAVET）。

背景技术

（注意：本申请参考了如贯穿本说明书的由括号内的一个或更多个参考数字例如【X】指出的许多不同的出版物。根据这些参考数字排序的一列这些不同出版物可以在下面名称为“参考”的部分中找到。这些出版物中的每一个通过引用并入本文。）

图1是CAVET100的示意图，其包括较高/重n型掺杂氮化镓（n⁺-GaN）102、较低或轻n型掺杂GaN（n^--GaN）104、孔径106、电流阻挡层（CBL）、非故意掺杂（UID）GaN108、氮化铝镓（AlGaN）110、源极112、栅极114和漏极116。CAVET100是垂直器件，其由保持电压的n型掺杂漂移区118和水平的二维电子气（2DEG）120组成，所述二维电子气承载从源极112流出的电流，在平面栅极114下方，然后以垂直方向通过孔径106到达漏极116。

如图1所示，电子从源极112水平流过2DEG（虚线120），然后垂直通过孔径区106到达漏极116，并被栅极114调制。CAVET的基本部分是CBL，其阻止电流的流动并使开态电流流过孔径106。

之前，CBL已经通过离子注入制造。例如，CAVET中的CBL的两个现有技术设计被描述如下：

1.铝（Al）离子注入GaN作为CBL的AlGaN/GaN CAVET【1】；以及

2.镁（Mg）离子注入GaN作为CBL的AlGaN/GaN CAVET【2】。

在两个现有技术设计中，功能器件已经通过经由作为CBL区的离子注入GaN层的使用成功阻挡电流流过CBL区实现。受损（陷阱填充(trap-filled)）CBL区对从源极注入的电子产生势垒，从而防止所述电子直接流入漏极中，而未从栅极下方穿过。

虽然如此，本领域仍然存在对于改善CAVET设计的需要。本发明满足这种需要。

发明内容

为了克服如上所述的现有技术中的限制，以及克服在阅读和理解本说明书后变得明显的其他限制，本发明公开了一种CAVET，其在III族氮化物电流阻挡层中包括孔径区，其中，对通过III族氮化物CBL的电子流的势垒至少是1或2电子伏特。

所述III族氮化物CBL可以是有源p型掺杂III族氮化物层，例如有源p型GaN层，或有源镁掺杂层。所述孔径区可以包括n型GaN。

所述CBL可以使开态电流流过所述孔径区。

所述CBL的厚度（例如，至少10纳米（nm））、空穴浓度以及组成可以使得对电子流的势垒具有期望值（例如，至少1电子伏特）的值。