[发明专利]3D垂直NAND以及通过前侧工艺和后侧工艺制造其的方法

说明书

相关申请

本申请要求于2011年4月11日提交的美国申请序列号13/083,775的优先权的权益，其整体通过引用合并在此。

技术领域

本发明涉及半导体器件领域，具体地涉及三维垂直NAND串和其他三维器件以及其制造方法。

背景技术

三维垂直NAND串被公开在T.Endoh等人的题为“Novel Ultra High Density Memory With A Stacked-Surrounding Gate Transistor（S-SGT)Structured Cell（具有叠层-环栅极晶体管的新型超高密度存储器）”，IEDM Proc.（2001)33-36的文章中。然而，该NAND串每单元仅提供一位。此外，NAND串的有源区（active region）通过相对困难并耗时的工艺形成，包括重复形成侧壁间隔体和蚀刻基板的一部分，这导致大致圆锥形的有源区形状。

发明内容

一种实施方式涉及单片式三维NAND串的制造方法。该方法包括在基板上方形成第一材料和第二材料的交替层的叠层，其中第一材料包括导电控制栅极材料或者半导体控制栅极材料，第二材料包括第一牺牲材料。该方法还包括蚀刻该叠层以在该叠层中形成后侧开口、在后侧开口中沉积第二牺牲材料、蚀刻该叠层以在该叠层中形成前侧开口以及通过该前侧开口选择性地去除第二材料以形成第一凹陷。该方法还包括：在第一凹陷中形成第一阻挡电介质以部分地填充第一凹陷；在第一阻挡电介质上方形成多个间隔开的虚设层分段（segments），该虚设层分段在第一凹陷的剩余未填充部分中彼此分离；在前侧开口中，在第一阻挡电介质上方形成电荷储存材料层；以及在前侧开口中，在电荷储存材料层上方形成隧道电介质层。该方法还包括：在前侧开口中的隧道电介质层上方形成半导体沟道层；从后侧开口选择性地去除第二牺牲层；通过后侧开口选择性地去除多个虚设层分段以在后侧开口中暴露第一凹陷；通过后侧开口和第一凹陷选择性地去除电荷储存材料层的多个部分以形成多个间隔开的电荷储存分段；以及通过后侧开口在第一凹陷中和在间隔开的电荷储存分段之间形成第二阻挡电介质。

另一实施方式涉及单片式三维NAND串。NAND串包括半导体沟道，该半导体沟道的至少一个端部基本上垂直于基板的主表面延伸。该NAND串还包括多个控制栅极电极，该控制栅极电极具有基本上平行于基板的主表面延伸的条形。多个控制栅极电极至少包括位于第一器件级中的第一控制栅极电极和位于第二器件级中的第二控制栅极电极，该第二器件级位于基板的主表面上方并在第一器件级下方。该NAND串还包括阻挡电介质，该阻挡电介质包括多个第一阻挡电介质分段。多个第一阻挡电介质分段的每个被置于接触多个控制栅极电极中的相应一个控制栅极电极。NAND串还包括多个间隔开的电荷储存分段。多个间隔开的电荷储存分段至少包括位于第一器件级中的第一间隔电荷储存分段和位于第二器件级中的第二间隔电荷储存分段。此外，第一间隔电荷储存分段与第二间隔电荷储存分段通过空气间隙分离。NAND串还包括位于多个间隔开的电荷储存分段的每一个与半导体沟道之间的隧道电介质。

附图说明

图1是具有实心棒形沟道的NAND串的一实施方式的侧视截面图。

图2是具有空心圆筒形沟道的NAND串的一实施方式的侧视截面图。

图3是具有U形实心沟道的NAND串的一实施方式的侧视截面图。

图4是具有U形空心圆筒沟道的NAND串的一实施方式的侧视截面图。

图5-12是示出一半NAND串（直至虚线）的侧视截面图，其示出根据本发明的第一实施方式制造NAND串的方法的步骤。

图13是图12的器件的俯视图。

图14A-14C和15-16示出制造具有U形沟道的NAND串的方法的步骤。图14A是侧视截面图。图14B是沿图14A所示的侧视截面图中的线X-X'的俯视截面图，图14C是沿图14A所示的侧视截面图中的线Z-Z'的俯视截面图，而图14A是沿图14B和14C所示的俯视截面图中的线Y-Y'的侧视截面图。

具体实施方式