[发明专利]数据处理器和数据处理方法

权利要求书

1.一种数据处理装置，包括：

编码单元，其基于LDPC码的奇偶校验矩阵来执行其中代码长度是16200比特并且编码率是8/15的LDPC编码；以及

交换单元，其将由所述编码单元编码的所述LDPC码的符号比特与对应于由16QAM确定的16个信号点的任何一个的码元的码元比特交换，

其中，被所述编码单元编码的所述LDPC码包括信息比特和奇偶比特，

所述奇偶校验矩阵包括与所述信息比特对应的信息矩阵部分和与所述奇偶比特对应的奇偶矩阵部分，

通过奇偶校验矩阵初始值表来表示所述信息矩阵部分，

所述奇偶校验矩阵初始值表是表示用于每360列的所述信息矩阵部分的元素1的位置的表格，并且被配置如下：

32 384 430 591 1296 1976 1999 2137 2175 3638 4214 4304 4486 4662 49995174 5700 6969 7115 7138 7189

1788 1881 1910 2724 4504 4928 4973 5616 5686 5718 5846 6523 68936994 7074 7100 7277 7399 7476 7480 7537

2791 2824 2927 4196 4298 4800 4948 5361 5401 5688 5818 5862 59696029 6244 6645 6962 7203 7302 7454 7534

574 1461 1826 2056 2069 2387 2794 3349 3366 4951 5826 5834 5903 66406762 6786 6859 7043 7418 7431 7554

14 178 675 823 890 930 1209 1311 2898 4339 4600 5203 6485 6549 69707208 7218 7298 7454 7457 7462

4075 4188 7313 7553

5145 6018 7148 7507

3198 4858 6983 7033

3170 5126 5625 6901

2839 6093 7071 7450

11 3735 5413

2497 5400 7238

2067 5172 5714

1889 7173 7329

1795 2773 3499

2695 2944 6735

3221 4625 5897

1690 6122 6816

5013 6839 7358

1601 6849 7415

2180 7389 7543

2121 6838 7054

1948 3109 5046

272 1015 7464，并且

当在具有16200/8比特的存储容量的8个存储单元中存储并且一次一比特地从相应的存储单元被读取的8比特的符号比特被分配到两个连续的码元时，所述交换单元将相对于所述8比特的所述符号比特的最高有效比特的第#i+1比特设置为比特b#i，并且将相对于所述两个码元的8比特的码元比特的最高有效比特的第#i+1比特设置为比特y#i，并且将比特b0、b1、b2、b3、b4、b5、b6和b7分别与比特y0、y4、y3、y1、y2、y5、y6和y7交换。