[发明专利]半导体装置

说明书

技术领域

本发明涉及半导体装置，尤其涉及具有CoC(Chip on Chip)构造的半导体装置。

背景技术

伴随于近年来的半导体制造技术的微细化，构成LSI(Large Scale Integration)的晶体管数也在不断增加。再有，随着LSI的构成要素、尤其是系统变得复杂、大规模，也担心系统LSI所需的存储器容量增加，寻求搭载了大规模存储器的系统LSI的高效的安装方法。

另一方面，作为LSI与封装件的连接方式，正广泛普及引线接合方式及倒装片方式。在采用该安装方式的情况下，在搭载存储器装置时需要在系统LSI的芯片内、或芯片搭载基板上、或安装基板上搭载存储器装置，产生搭载容量的制约、基板搭载面积的扩大、及搭载成本的增大等。作为与之对应的解决方案，采用的是CoC构造。

如图10所示，在普通的采用CoC方式的半导体装置900中，上侧的半导体芯片901与下侧的半导体芯片902在各自的电路形成面具备多个焊盘(未图示)，使彼此的电路形成面对置来进行配置，经由配置于多个焊盘上的多个凸起904而被电连接。在上侧的半导体芯片901与下侧的半导体芯片902之间的区域内填充有底层填料树脂(underfilling resin)905。下侧的半导体芯片902，在搭载该半导体芯片902的区域的外侧具有引线接合用的焊盘(未图示)，并借助引线906而与基板903电连接。各半导体芯片901、902及引线906整体都被填充树脂907覆盖。

通过采用这种CoC方式，从而可将多个半导体芯片901、902搭载到基板903上，因此与通常的引线接合方式及倒装片方式相比，可有效地以小面积接合芯片彼此之间。

可是，在采用图10所示的CoC方式的情况下，由于向上侧的半导体芯片901的电源供给要经由下侧的半导体芯片902，故存在产生上侧的半导体芯片901的电源电压不足引起的电压降(IR drop)这样的问题。再有，由于上侧的半导体芯片901覆盖下侧的半导体芯片902，故不能从下侧的半导体芯片902的中央部的正上方供给电源，对于向下侧的半导体芯片902的中央部的电源供给而言也会产生电压降。即，由于该影响会导致LSI的晶体管的动作速度变得不均衡，因此如果不考虑该影响，则LSI的动作定时受到影响，对于LSI的功能动作的不良、及成品率等来说会产生大的问题。

针对该问题，记载了以下手法：在专利文献1所记载的半导体装置中，采取CoC方式，且通过将层叠于布线基板上的多个半导体芯片的搭载位置错开，从而从基板向上侧搭载芯片直接供给电源。

记载有以下手法：在专利文献2所记载的半导体装置中，作为用于解决倒装片安装之际的底层填料流动扩展这样的课题的围堰(dam)，在基板的主面上形成导电性图案，采用所形成的导电性图案来生成电源电容，由此使芯片的电源稳定。

再有，记载着以下方法：在专利文献3所记载的半导体装置中，采取CoC方式，在半导体存储器芯片上层叠比半导体存储器芯片小的半导体逻辑电路芯片，以实现半导体装置的小型化。

在先技术文献

专利文献

专利文献1：JP特开2008-159607号公报

专利文献2：JP特开2011-119609号公报

专利文献3：JP特开2010-141080号公报

发明内容

-发明所要解决的技术问题-

专利文献1所记载的半导体装置，以将搭载于上侧的芯片和搭载于下侧的芯片的层叠位置错开为前提，只能从芯片表面与基板对置的单侧进行来自基板的直接的电源供给。因此，不能进行芯片面内的稳定的电源供给。再有，通过将芯片错开而使安装的树脂基板的面积增大，因此基板尺寸的扩大会使成本增大。

专利文献2所记载的半导体装置，是针对倒装片利用围堰部的导电图案来生成电源电容的方法，虽然可期待利用电源电容分量来实现对芯片稳定供给电源、及抑制噪声的效果，但对于芯片中央部的电源的电压降的效果是有限定的。

再有，专利文献3所记载的半导体装置，其前提为搭载于上侧的芯片要比搭载于下侧的芯片小，在下侧的芯片为小型的情况下是无法采用CoC方式的。

本发明解决上述问题，在以CoC方式连接多个半导体芯片的半导体装置中，既能抑制成本，又能与上侧的芯片及下侧芯片的大小关系无关地实现CoC安装时的电源向上下芯片的中央部的稳定供给。

-用于解决技术问题的方案-