[发明专利]用于电感耦合等离子体蚀刻反应器的气体分配喷头

说明书

背景技术

在半导体行业中，波希法（Bosch process）是一种等离子体蚀刻工艺，其广泛地用于制作诸如沟槽和通孔等深的垂直（高深宽比）特征（具有诸如数十至数百微米的深度）。波希法包括蚀刻步骤和沉积步骤的交替的循环。波希法的细节可见于美国专利No.5,501,893中，该专利通过引用合并于此。波希法能够在结合射频（RF）偏置衬底电极在配置有诸如电感耦合等离子体（ICP）源之类的高密度等离子体源的等离子体处理装置中实施。在波希法中用来蚀刻硅的处理气体，在蚀刻步骤中可以为六氟化硫（SF₆），而在沉积步骤中可以为八氟化环丁烷（C₄F₈）。在下文中，在蚀刻步骤中使用的处理气体和在沉积步骤中使用的处理气体分别称为“蚀刻气体”和“沉积气体”。在蚀刻步骤期间，SF₆有利于硅（Si）的自发的且各向同性的蚀刻；在沉积步骤期间，C₄F₈有利于保护性聚合物层沉积到蚀刻结构的侧壁以及底部上。波希法在蚀刻步骤和沉积步骤之间周期性地交替，使能将深的结构限定到掩模硅衬底中。在存在于蚀刻步骤中的高能且定向的离子轰击时，覆盖在蚀刻结构底部中的来自之前沉积步骤的任何聚合物膜将被去除以露出硅表面以便进行进一步蚀刻。侧壁上的聚合物膜将保留，因为其不经受直接的离子轰击，从而抑制横向蚀刻。

波希法的一个局限是蚀刻的深特征的粗糙化侧壁。该局限性是由于在波希法中使用的周期性蚀刻/沉积方案引起的并且在本领域中称为侧壁“扇形化”。对于许多器件应用，期望使得该侧壁的粗糙化或扇形化最小化。通常，扇形化的程度以扇形长度和深度来量度。扇形长度为粗糙化侧壁的峰-峰距离并且与在单个蚀刻循环期间达到的蚀刻深度直接相关。扇形深度为粗糙化侧壁的峰-谷距离并且与单个蚀刻步骤的各向异性程度相关。通过缩短各蚀刻/沉积步骤的持续时间（即，以较高的频率重复较短的蚀刻/沉积步骤），能够使得扇形形成的范围最小化。

除了较平滑的特征侧壁之外，还期望实现较高的总蚀刻率。总蚀刻率被定义在工艺中蚀刻的总深度除以工艺的总持续时间。通过提高工艺步骤内的效率（即，减少停机时间），能够提高总蚀刻率。

图1示出了用于处理衬底120的常规的等离子体处理装置100包括衬底支撑件130和包围衬底支撑件130的处理腔室140。衬底120可以为例如具有诸如4、6、8、12等直径的半导体晶片。衬底支撑件130可包括例如射频（RF）供电电极。衬底支撑件130可以从腔室140的下端壁支撑或者可以为悬臂式连接，例如，从腔室140的侧壁延伸出。衬底120可通过机械方式或静电方式夹紧到电极130上。处理腔室140可以为例如真空腔室。

通过将处理腔室140中的处理气体激励成高密度等离子体，在处理腔室140中对衬底120进行处理。能量源将高密度（例如，10¹¹-10¹²离子/cm³）等离子体保持在腔室140中。例如，由适当的RF源或适当的RF阻抗匹配电路供电的诸如图1所示的平面型多匝螺旋线圈、非平面型多匝线圈或具有另一形状的天线之类的天线150将RF能量电感耦合到腔室中以产生高密度等离子体。施加到天线150的RF电力能够根据在腔室140中使用的不同处理气体（例如，包含SF₆的蚀刻气体和包含C₄F₈的沉积气体）而变化。腔室140可包括用于将腔室140的内部保持为期望压强（例如，5托以下，优选地为1-100毫托）的适当的真空泵浦装置。诸如图1所示的均匀厚度的平面型介电窗155的介电窗或非平面型介电窗（未示出）设置在天线150和处理腔室140的内部之间并且在处理腔室140的顶部形成真空壁。气体输送系统110能够用于将处理气体通过介电窗155下方的主气体环170或中央喷射器180供给到腔室140中。在共同拥有的美国专利申请公开No.2001/0010257、No.2003/0070620、美国专利No.6,013,155或美国专利No.6,270,862中公开了图1中的等离子体处理装置100的细节，上述专利申请或专利的全部内容通过引用合并于此。

在共同拥有的美国专利No.7,459,100和No.7,708,859以及美国专利公开No.2007/0158025和No.2007/0066038中公开了设计用于快速气体切换的气体输送系统，上述专利和公开的内容通过引用合并于此。