[发明专利]半导体基板的制造方法及半导体基板

说明书

技术领域

本发明涉及一种半导体基板的制造方法及半导体基板。

背景技术

在非专利文献1～3中记载了一种钝化技术，使用(NH₄)₂S、HBr或氮化磷对用于MISFET(Metal-Insulator-Semiconductor Field-Effect Transistor，金属绝缘半导体场效应晶体管)的III-V族化合物半导体的表面进行钝化处理。

非专利文献1：Y. Xuan et al.，IEEE Electron Device Lett.，28,935(2007)

非专利文献2：Y. Q.Wu et al.，IEDM Tech.Dig.，323(2009)

非专利文献3：H J.Oh et al.，IEDM Tech.Dig.，339(2009)

通过上述钝化技术有望减小III-V族化合物半导体与绝缘层的交界面中的缺陷密度，提高将III-V族化合物半导体层用于沟道层的III-V族MISFET的性能。

然而，还是希望有对III-V族化合物半导体的表面进行钝化处理的更加有效的钝化技术。使用更加有效的钝化技术有望提高III-V族MISFET的性能。

发明内容

发明要解决的问题：

本发明的目的是提供一种更加有效的III-V族化合物半导体表面的钝化技术，以便能够实现高性能的III-V族MISFET。

解决问题的方案：

为了解决上述问题，在本发明第一方式中提供一种半导体基板的制造方法，包括：通过外延成长将化合物半导体层形成于基底基板上的步骤；由包含硒化合物的清洗液对化合物半导体层的表面进行清洗的步骤；以及在化合物半导体层的表面上形成绝缘层的步骤。

作为硒化合物可以举出硒氧化物。作为硒氧化物，可以举出H₂SeO₃。清洗液可以进一步包含从水、氨和乙醇构成的组中选择的一种以上的物质。清洗液中的硒化合物的摩尔浓度最好为7×10^-3mol/l以上7×10^-1mol/l以下。当化合物半导体层的表面是由In_xGa_1-xAs(0≤x≤1)构成时，绝缘层最好是由Al₂O₃构成。作为形成绝缘层的步骤，例如可以举出由ALD(Atomic Layer Deposition，原子层沉积)法形成绝缘层的步骤。

本发明第二方式中提供一种半导体基板，包括：化合物半导体层以及与化合物半导体层相接触的绝缘层，在化合物半导体层与绝缘层的交界面处具有硒原子。化合物半导体层与绝缘层的交界面处的硒原子的面密度最好为1×10¹⁴个原子/cm²以下。当化合物半导体层的表面是由In_xGa_1-xAs(0≤x≤1)构成时，绝缘层最好是由Al₂O₃构成。

附图说明

图1显示半导体基板100的截面。

图2显示半导体基板100的制造过程中的截面。

图3显示半导体基板100的制造过程中的截面。

图4显示场效应晶体管200的截面。

图5显示场效应晶体管200的制造过程的截面。

图6显示在InP(100)基板上制造的场效应晶体管的漏电流-栅电压(Id-Vg)特性。

图7显示在InP(111)A基板上制造的场效应晶体管的Id-Vg特性。

图8显示在InP(100)基板上制造的场效应晶体管的迁移率。

图9显示在InP(111)A基板上制造的场效应晶体管的迁移率。

图10显示在InP(100)基板及InP(111)A基板上制造的场效应晶体管的迁移率的温度依赖性。

图11显示在InP(100)基板及InP(111)A基板上制造的场效应晶体管的高电场区中的迁移率与阈值电压的关系。

图12显示在InP(100)基板及InP(111)A基板上制造的场效应晶体管的电流通断比与从S值推算出的交界面能级密度的关系。

图13显示Al₂O₃/InGaAs层的由次级离子质谱分析法(SIMS)测得的深度轮廓。