[发明专利]碳化硅半导体器件及其制造方法

说明书

技术领域

本发明涉及一种碳化硅半导体器件及其制造方法，并且更特别地涉及一种具有栅电极的碳化硅半导体器件及其制造方法。

背景技术

日本专利公布No.2010-171417（PTL1）公开了一种包括碳化硅衬底、栅极焊盘以及栅电极的MOSFET（金属氧化物半导体场效应晶体管）。栅电极由多晶硅制成。

引证文献列表

专利文献

PTL1：日本专利公布No.2010-171417

发明内容

技术问题

根据上述公布中公开的现有技术，难以在从碳化硅衬底上的栅极焊盘延伸出的栅电极中获得足够低的电阻。因此，特别是在碳化硅半导体器件包括多个单元，每个单元都具有半导体元件结构以及栅极焊盘的情况下，在栅极焊盘和位于靠近该栅极焊盘的单元中包括的栅极结构之间的电阻值以及在该栅极焊盘和位于远离该栅极焊盘的单元中包括的栅极结构之间的电阻值具有很大改变。

提出本发明以解决这种问题，并且其目的是提供一种能抑制栅电极的电阻的碳化硅半导体器件以及提供一种制造该碳化硅半导体器件的方法。

问题的解决手段

根据本发明的碳化硅半导体器件包括碳化硅衬底、栅极绝缘膜、栅电极、层间绝缘膜以及互连。栅极绝缘膜被设置在碳化硅衬底上。栅电极被设置在栅极绝缘膜上。栅电极包括与栅极绝缘膜接触的多晶硅膜、设置在多晶硅膜上的阻挡膜以及由难熔金属制成且被设置在阻挡膜上的金属膜。层间绝缘膜被布置为使得覆盖栅极绝缘膜以及设置在栅极绝缘膜上的栅电极。层间绝缘膜具有衬底接触孔，该衬底接触孔在接触栅极绝缘膜的区域处部分地暴露碳化硅衬底。互连通过衬底接触孔电连接碳化硅衬底，并且通过层间绝缘膜与栅电极电绝缘。

根据本发明的碳化硅半导体器件，栅电极包括具有比多晶硅膜低的电阻率的难熔金属膜。因此，与栅电极仅由多晶硅膜形成的情况相比，可以进一步抑制栅电极的电阻。

优选地，层间绝缘膜具有部分地暴露栅电极的栅极接触孔。碳化硅半导体器件具有通过栅极接触孔电连接到栅电极的栅极焊盘。因此，可以通过具有低电阻的栅电极形成从栅极焊盘延伸的电流路径。更优选地，互连和栅极焊盘由相同材料制成。因此，与互连的材料和栅极焊盘的材料不同的情况相比，可以更容易地制造碳化硅半导体器件。

优选地，难熔金属具有高于1000℃的熔点。因此，可以在形成由难熔金属制成的金属膜之后执行高于1000℃的热处理。

碳化硅衬底可以设置有沟槽，并且栅电极的至少一部分可以被布置在沟槽中。因此，可以进一步抑制栅电极的电阻。

一种制造本发明的碳化硅半导体器件的方法包括以下步骤。

在碳化硅衬底上形成栅极绝缘膜。在栅极绝缘膜上形成栅电极。形成栅电极的步骤包括形成与栅极绝缘膜接触的多晶硅膜、在多晶硅膜上形成阻挡膜以及在阻挡膜上形成由难熔金属制成的金属膜的步骤。形成层间绝缘膜，将其布置为覆盖栅极绝缘膜以及设置在栅极绝缘膜上的栅电极，并且具有在接触栅极绝缘膜的区域处部分地暴露碳化硅衬底的衬底接触孔。形成互连，使其通过衬底接触孔电连接碳化硅衬底，并且通过层间绝缘膜与栅电极电绝缘。

根据制造本发明的碳化硅半导体器件的方法，栅电极包括具有比多晶硅膜低的电阻率的难熔金属膜。因此，与栅电极仅由多晶硅膜形成的情况相比，可以进一步抑制栅电极的电阻。

优选地，在制造碳化硅半导体器件的方法中，对碳化硅衬底施加热处理以使互连和碳化硅衬底之间的电连接更具欧姆性。因此，可以使互连和碳化硅衬底之间的电连接更具欧姆性。更优选地，对碳化硅衬底施加热处理的步骤包括将碳化硅衬底加热至高于1000℃的温度的步骤。因此，可以使互连和碳化硅衬底之间的电连接更具欧姆性。

优选地，形成互连的步骤包括形成与栅电极和碳化硅衬底中的每一个接触的导体膜的步骤以及图案化导体膜的步骤。图案化步骤形成互连以及设置在部分栅电极上的栅极焊盘。因此，与分开形成互连和栅极焊盘的情况相比，可以更容易地制造碳化硅半导体器件。

可以在碳化硅衬底上形成沟槽，并且栅电极的至少一部分可以被布置在沟槽中。因此，可以进一步抑制栅电极的电阻。

发明的有益效果

如从上述内容清楚的，根据本发明的碳化硅半导体器件，可以抑制电阻。

附图说明

图1是示意性示出第一实施例中的碳化硅半导体器件的结构的平面图。

图2是沿图1的线II-II截取的示意截面图。

图3是示意性示出对应于图2的示图的、制造图1的碳化硅半导体器件的方法中的第一步骤的截面图。