[发明专利]具有减小寄生电阻的带电单层的碳场效应晶体管

说明书

技术领域

本发明总体上涉及具有减小寄生电阻的带电单层（monolayer）的碳场效应晶体管，以及用于构造具有减小寄生电阻的带电单层的碳场效应晶体管的方法。

背景技术

在下一代电子器件中将碳纳米结构集成为沟道材料与硅（Si）的持续按比例缩小相比提供了很多优点。诸如碳纳米管和石墨烯的碳纳米结构是呈现极高电流承载能力和迁移率的碳的两种纳米级形式，所述电流承载能力和迁移率超过Si的理论极限几个数量级。此外，碳纳米管（一维）和石墨烯（二维）是低维度（超薄体）材料，这允许他们在FET（场效应晶体管）中积极缩放，而不招致阻碍现代缩放的器件的有害短沟道效应。

对于沟道由碳纳米管或石墨烯形成的一些常规FET，在源极/漏极电极与栅极电极之间存在交叠，使得源极/漏极电极之间的沟道区被完全选通（gated）。然而，源极/漏极电极与栅极电极之间的交叠导致寄生电容，这使电路性能劣化。为了减少这种寄生电容，具有碳纳米管或石墨烯沟道的一些常规FET结构被形成为具有不交叠的源极/漏极和栅极电极。对于这些结构，由于源极/漏极电极与栅极之间的欠重叠导致的沟道的未选通部分中的高寄生电阻，出现了性能瓶颈。

特别地，对于常规FET结构，使用隔离物来将栅极电极与源极电极和漏极电极隔离。隔离物下的未选通的沟道区在FET的沟道内提供了高电阻区域。对于常规Si CMOS器件，可以使用延伸掺杂来减小隔离物下方的沟道区的电阻。然而，对于石墨烯和碳纳米管FET器件，不能通过常规方法对沟道进行掺杂。因此，期望减小FET的碳纳米管沟道的未选通区的寄生电阻的方法。

发明内容

本发明的各方面包括具有由诸如碳纳米管或石墨烯的碳纳米结构形成的沟道并且具有减小沟道的未选通区域中的寄生电阻的带电单层的碳晶体管器件、以及制造具有用于减小寄生电阻的带电单层的碳晶体管器件的方法。

在本发明的一方面，一种晶体管器件包括衬底和形成在该衬底上的绝缘层。包含碳纳米结构的沟道形成在所述绝缘层上。栅极结构形成在所述沟道上。带电单层共形地覆盖所述栅极结构以及所述沟道的与所述栅极结构邻近的部分。绝缘隔离物共形地形成在所述带电单层上。源极接触和漏极接触形成在所述沟道上。

另一方面，一种半导体集成电路包括绝缘衬底和形成在所述绝缘衬底上的多个碳晶体管器件。每一个所述碳晶体管器件包括：形成在所述绝缘衬底上的包含碳纳米结构的沟道；形成在所述沟道上的栅极结构；共形地覆盖所述栅极结构以及所述沟道的与所述栅极结构邻近的部分的带电单层；共形地形成在所述带电单层上的绝缘隔离物；以及形成在所述沟道上的源极接触和漏极接触。

在本发明的又一方面，一种碳场效应晶体管包括：形成在绝缘层上的包含碳纳米结构的沟道。栅极结构形成在所述沟道上，并且DNA单层共形地覆盖所述栅极结构以及所述沟道的与所述栅极结构邻近的部分。绝缘隔离物共形地形成在所述DNA单层上，并且源极接触和漏极接触形成在所述沟道上。

在本发明的另一方面，一种形成晶体管器件的方法包括：在衬底上形成沟道层，该沟道层包含碳纳米结构材料；在所述沟道层上形成栅极结构；形成共形地覆盖所述栅极结构以及所述沟道层的与所述栅极结构邻近的部分的带电单层；在所述带电单层上共形地形成绝缘隔离物；以及在所述沟道的暴露部分上形成源极接触和漏极接触。

从下文中对其优选实施例的详细描述中，本发明的这些和其它方面、特征及优点将变得显而易见，所述详细描述要结合附图阅读。

附图说明

图1是根据本发明的示例性实施例具有减小寄生电阻的带电单层的碳纳米结构晶体管器件的横截面视图。

图2A、2B、2C、2D、2E、2F、2G、2H、2I和2J示意性示出了根据本发明的示例性实施例、用于构造具有减小寄生电阻的带电单层的碳纳米结构晶体管器件的方法，其中：

图2A是在制造的初始阶段的包括多层叠层的碳纳米结构晶体管器件的横截面视图，所述叠层包括衬底、绝缘层、碳沟道层、栅极电介质材料层以及栅极电极材料层；

图2B是在形成界定栅极区域的蚀刻掩模之后的图2A的结构的横截面视图；

图2C是在蚀刻栅极电极材料层以形成栅极电极之后的图2B的结构的横截面视图；

图2D是在蚀刻栅极电极材料层向下到沟道层之后的图2C的结构的横截面视图；

图2E是在形成共形地覆盖栅极叠层和沟道层的暴露表面的带电单层之后的图2D的结构的横截面视图；

图2F是在形成蚀刻带电单层的光刻掩模之后的图2E的结构的横截面视图；