[发明专利]电荷再分配数模转换器

说明书

技术领域

本发明涉及信号处理器，并且更具体地来讲，涉及一种可以在IC芯片上完全实现电荷再分配的电荷再分配数模转换器(DAC)。

背景技术

电荷再分配DACs常见于现代集成电路中，特别是CMOS开关电容器设计中。它们在很多应用中具有用途，包括模数(ADC)架构，如流水线和逐次逼近型(SAR)ADC。取决于应用，关键性能度量可以是DAC的线性度及其建立速度。

图1中示出示例性3比特电荷再分配DAC 100。其包括端接电容器102和二进制加权电容器104.1、104.2和104.3的阵列，其中各自的电容量为1C、1C、2C和4C。DAC输入是3比特二进制数字字，其中每个比特控制连接到电容器的开关106.1、106.2或106.3中的各个开关。取决于DAC输入字的相应比特，开关106.1、106.2和106.3的另一个侧连接到参考电压V_REF或地线GND。通常，数字“l”控制相应开关连接到参考电压V_REF，而数字“0”控制相应开关连接到GND。DAC输出由公式V_out＝V_REF*C_selected/C_total确定，其中C_selected为DAC字所选的电容量，而C_total为DAC 100中的所有电容量的总和。例如，如果DAC编码为101，通过连接开关106.1和106.3到参考电压V_RFF来选择电容器104.1和104.3，而开关106.2连接电容器104.2到地线GND。输出将为V_out＝V_REF*(4C+1C)/(4C+2C+1C+1C)＝5/8*V_REF。

参考电压V_RFF和地线GND具有关联的寄生电感，通过L_PARl和L_PAR2表示。当DAC电容器中的任何一个从V_REF切换至地线GND时(反之亦然)，位于DAC输出的电压将振铃一段时间，这取决于寄生电感的特性和DAC 100的电容量。在典型的集成电路中，振铃现象限制可以驱动DAC的频率。

从而，在高速下，DAC的性能经常受限于寄生电感。因此，有必要改进电荷再分配DAC建立的速度，特别是SARADC应用。

发明内容

本公开的实施方案可提供有片上存储电容器的电荷再分配DAC以取代传统的外部参考电压来向DAC提供电荷。DAC可包括具有第一极板和第二极板的片上存储电容器，DAC电容器阵列以生成DAC输出，以及由DAC输入字控制的开关阵列以耦合DAC电容器到存储电容器。电荷再分配DAC还可包括第一开关，其连接第一极板到外部端子用于第一外部参考电压，以及第二开关，其连接第二极板到外部端子用于第二外部参考电压。一个实施方案可提供包括电荷再分配DAC的ADC。

本发明的另一个实施方案可提供一种用于生成用于数模转换器(DAC)的数模输出的方法。该方法可包括对到DAC的片上存储电容器的两个外部参考电压进行采样。此外，该方法可包括从外部参考电压断开DAC的片上存储电容器，并根据DAC输入字连接多个DAC电容器到片上存储电容器。

附图说明

图1为传统电荷再分配DAC。

图2示出根据本发明的一个实施方案的电荷再分配DAC。

图3示出根据本发明的实施方案的第二阶段中的图2的电荷再分配DAC。

图4示出根据本发明的另一个实施方案的另一个电荷再分配DAC。

图5示出根据本发明的实施方案的有电荷再分配DAC的SAR ADC。

图6示出根据本发明的实施方案的电荷再分配DAC的流程。

图7示出根据本发明的另一个实施方案的另一个电荷再分配DAC。

图8示出根据本发明的另一个实施方案的另一个电荷再分配DAC。

具体实施方式