[发明专利]薄膜晶体管构造以及具备该构造的薄膜晶体管和显示装置

说明书

技术领域

本发明涉及薄膜晶体管(TFT)构造以及具备该构造的薄膜晶体管和显示装置。本发明的TFT构造代表性地被用于例如液晶显示器(液晶显示装置)或有机EL显示器等平板显示器中。以下，以液晶显示装置为代表进行说明，但宗旨并不限于此。

背景技术

作为用于显示装置的半导体层，关注氧化物半导体。氧化物半导体与通用的非晶硅(a-Si)相比具有高的载流子移动度，由于光学带隙大且能在低温下成膜，因此期待在要求大型、高分辨率、高速驱动的下一代显示器和耐热性低的树脂基板等中的应用。

氧化物半导体包括从由In、Ga、Zn以及Sn构成的组中选择的至少一种元素，例如代表性地可列举含In氧化物半导体(In-Ga-Zn-O、In-Zn-Sn-O、In-Zn-O等)。或者作为不包括稀有金属的In并能够减小材料成本、适于大量生产的氧化物半导体，也提出了含Zn氧化物半导体(Zn-Sn-O、Ga-Zn-Sn-O等)(例如专利文献1)。

现有技术文献

专利文献

专利文献1：JP特开2004-163901号公报

发明内容

(发明所要解决的问题)

在将氧化物半导体用作TFT的氧化物半导体层的情况下，不仅要求载流子浓度高，还要求TFT的开关特性(晶体管特性)优良。具体地来说，要求很好地应对(1)移动度高、(2)减小SS(为了将Subthreshold Swing、亚阈值摆幅、漏极电流提高1位所需的栅极电压)值、并且(3)对电压施加和光照射等的压力(压力耐性)等。

进而在将氧化物半导体用作TFT的氧化物半导体层的情况下，在制造TFT时，在氧化物半导体层的上部使源/漏电极、保护膜、蚀刻阻挡层等(以下有时将在氧化物半导体层的上部至少一部分形成为与该氧化物半导体层直接接触的层(膜)总称为“上部层”)成膜，但在形成该上部层时，氧化物半导体层的表面受到较大的损害而产生氧的脱离等缺陷，存在阈值电压的大幅偏离和产生开关特性的降低之类的问题。

详细地来说，例如，在采用等离子CVD(Chemical Vapor Deposition)法使保护膜成膜时，由于被等离子高速化的原子团或分子与氧化物半导体的表面碰撞，因此在氧化物半导体层的表面形成缺陷(代表性的是氧的脱离等)，产生导入含在成膜气体中的氢之类的问题。其结果，产生氧化物半导体层的表面容易被导通化等问题。推测这有可能是因为，在氧化物半导体层的表面生成的氧缺损或导入到表面的氢在氧化物半导体内作为电子施主而进行动作。

并且如上那样，若氧化物半导体层被导体化，则无法表现出开关特性或者阈值电压向负侧偏移较大等，会对TFT特性带来严重的影响。

因此，提出以下方法：为了抑制形成上部层时对氧化物半导体层表面的损害，在上部层成膜前，例如向氧化物半导体层表面照射N₂O等离子并在其表面形成氧化处理层(不同于经由通常的TFT制作工序的累计热(heat history)而形成的氧化层)，从而使该表面预先过量氧化。然而，若形成上述氧化处理层，则移动度与形成上部层前相比会恶化，此外存在压力耐性降低的问题。此外，由于需要在形成上部层前追加N₂O等离子处理工序，因此还有生产性降低、生产成本增加等问题。

本发明正是鉴于上述情况而提出的，其目的在于，提供一种新的技术，即，无需在氧化物半导体层的表面上形成上述的氧化处理层，就能够简单且可靠地降低形成上部层时所产生的氧化物半导体层表面的缺陷发生(损坏)或氢导入以及伴随与此而产生的TFT特性的恶化。

(用于解决问题的手段)

能解决上述课题的本发明的薄膜晶体管构造，在基板上至少从基板侧依次具备氧化物半导体层、源/漏电极和保护膜，该薄膜晶体管构造的特征在于，

上述氧化物半导体层是第1氧化物半导体层和第2氧化物半导体层的层叠体，

上述第1氧化物半导体层中的Zn占金属元素整体的含有量为50原子％以上，且形成在源/漏电极以及保护膜侧，

上述第2氧化物半导体层包括从由In、Ga以及Zn构成的组中选择的至少一种元素和Sn，并形成在基板侧，而且

上述第1氧化物半导体层、与上述源/漏电极及保护膜直接接触。

此外，能解决上述课题的本发明的其他薄膜晶体管构造，在基板上至少从基板侧依次具备氧化物半导体层、蚀刻阻挡层和源/漏电极，该薄膜晶体管构造的特征在于，

上述氧化物半导体层为第1氧化物半导体层和第2氧化物半导体层的层叠体，