[发明专利]III-N器件结构和方法

说明书

技术领域

本发明涉及半导体电子器件，特别是去除原生基材的器件。

背景技术

通常使用硅（Si）半导体材料来制造现代功率半导体器件例如功率MOSFET、HEMT和绝缘栅双极晶体管（IGBT）。更近些时候，碳化硅（SiC）功率器件由于其优越的性质而被开发。对于高功率电子学应用而言，III-N（III-N）半导体器件与基于硅和SiC的器件相比具有许多潜在优点，并且现在正成为携带大电流、支持高电压、提供非常低电阻、并以快速切换时间在高电压下运行的有吸引力的候选者。

由于大型III-N基材尚不能广泛获得，因此目前III-N半导体器件通过在适合的异质基材（即在组成和/或晶格结构上与被沉积的层显著不同的基材）上异质外延来生长。通常，III-N半导体器件生长在硅、蓝宝石（Al₂O₃）或碳化硅（SiC）基材上。用于施加III-N层的技术可以包括分子束外延（MBE）、金属有机化学气相沉积（MOCVD）和氢化物气相外延（HVPE）。由于硅基材的低成本、广泛的可用性、大的晶片尺寸、热性质且易于与硅基电子器件集成，硅基材正成为用于III-N器件的特别有吸引力的基材候选物。由于硅与III-N材料之间的大的晶格不匹配和热膨胀系数不匹配，因此III-N器件结构通常包括成核层和应力管控层（stress management layer），以允许生长厚的III-N层。

图1中示出的典型的现有技术III-N高电子迁移率晶体管（HEMT）包括异质基材10例如硅，在基材顶上的成核层9例如AlN或Al_xGa_1-xN，在成核层顶上的应力管控堆8例如AlN/GaN或Al_xGa_1-xN/GaN超晶格，在应力管控堆8顶上的沟道层11例如GaN层，以及在沟道层顶上的阻挡层12例如Al_xGa_1-xN层。二维电子气（2DEG）沟道19（由虚线示出）在沟道层11与阻挡层12之间的界面附近被引入沟道层11中。被形成在栅极16的对面侧上的源极和漏极14和15分别与沟道层11中的2DEG沟道19接触。栅极16调节栅极区域中的2DEG部分，即直接位于栅极16下方的2DEG部分。在阻挡层12顶上的绝缘体层13例如SiN层是防止或抑制与绝缘体层13相邻的阻挡层表面处的电压波动的表面钝化层。

在异质基材10上异质外延生长或沉积器件的III-N外延层，要求在基材10与沟道层11之间包括中间层，所述中间层包括成核层9和应力管控堆8，以便将III-N器件层与异质基材10之间的热和晶格不匹配的有害效应例如层中的缺陷形成和应力降至最低。然而，这些中间层通常具有高浓度的位错、捕获中心和可能对器件性能有害的其他缺陷。当在运行期间向器件施加电压时，这样的缺陷能够捕获电荷（即具有能够吸引并结合电子的电势，使得被结合的电子对器件中的电流没有贡献或引起不稳定性例如阈值电压波动）。因此，成核层和应力管控层可以造成电流-电压特性与器件不含这些层时观察到的电流-电压特性存在差异。

已发现，去除可以在去除下方的异质基材10之后接近并去除的成核层9和应力管控堆8，可以使器件具有对高电压III-N器件应用来说非常重要的优越器件性质。这些层的去除能够使器件在高电压下运行而不发生显著的捕获、泄漏或早期击穿效应，因此优于尚未去除原生基材和应力管控层的III-N器件。

发明内容

一方面，本发明描述了一种III-N器件，其包括其上具有电极的III-N层，与所述III-N层和电极相邻的钝化层，与所述钝化层和电极相邻的厚绝缘层，能够将显著热量从所述III-N器件转移出去的高导热性载体，以及在所述厚绝缘层与载体之间的粘合层。所述粘合层将所述厚绝缘层连接于所述载体。