[发明专利]半导体装置

说明书

技术领域

本发明涉及搭载了多个中央处理装置的半导体装置。

背景技术

为了使软件的开发高效化，多在中央处理装置（CPU：Central Processing Unit）上，搭载与JTAG（Joint Test Action Group，联合测试行为组织）标准等对应的片上调试功能。片上调试功能是如下这样的功能：通过专用接口输入指令码从而使CPU工作，取出半导体芯片内的资源信息。在片上调试功能中，存在能够在期望的地方停止用户/程序的执行的中断功能、能够获取用户/程序执行中的任意时刻的内部总线的信息的跟踪功能等。

在记载于日本特开2001-350648号公报（专利文献1）的技术中，在具备上述片上调试功能的微机中，进一步设置有：在用户/程序执行中向外部输出预定的内部状态信息的内部状态输出电路；以及用于输出所述内部状态信息的端子。

在日本特开平6-214819号公报（专利文献2）中也有与上述文献同样的记载。具体地讲，在该文献记载的微机中，设置有将程序计数器的内容输出到外部、或者选择在CPU与功能模块之间进行输入输出的信号等而输出到外部的输出电路。

但是，近年来，为了实现低功耗且高性能的系统，进行了将多个CPU搭载在相同的LSI（Large Scale Integration，大规模集成）上的多处理器（多核处理器）的开发。在搭载了多个CPU的系统的调试中，存在与搭载了单个CPU的系统不同的新的问题。

例如，在搭载了多个CPU的系统的调试中，对每个CPU实施中断、步骤执行、以及跟踪等。因此，为了进行高效率的调试，需要使各CPU的中断、步骤执行进行协调工作、以及知道各CPU的跟踪数据的时间关系。在日本特开2003-162426号公报（专利文献3）中，对具有用于这些的控制电路的计算机系统进行了记载。

调试用的端子组与多个CPU之间的连接方法也是在多处理器中固有的问题。根据植田等（非专利文献1），在假设了使用JTAG接口的调试时，关于JTAG端口与控制对象的CPU核心之间的连接方法，可以考虑4种类。即，存在进行级联连接还是并行/开关连接的选项、和是否具备获取CPU核心间的同步的功能等的选项。例如，日本特开2004-164367号公报（专利文献4）公开了如下的技术：通过使用了寄存器的简单结构的开关电路（选择电路），连接调试用端子组与所选择的CPU。

日本特开2009-193305号公报（专利文献5）公开了能够应对在将多个CPU搭载在相同的LSI上的多核LSI中，在其他CPU正常工作期间，某CPU失控而挂断（Hung Up）了共享总线的情况的技术。具体地讲，该文献的多核LSI具有：与第1共享总线连接的多个CPU；与第2共享总线连接的一个以上的模块；在第1共享总线与第2共享总线之间连接，对针对多个CPU的模块的接入进行调节的共享总线控制部；以及对是否从接入目标的模块，输出了对于各CPU的接入请求信号的响应信号进行监视的系统控制器。从由共享总线控制部向第2共享总线输出了接入请求信号开始经过预定时间为止，系统控制器在没有从接入目标的模块输出响应信号时，通过共享总线控制部向第1共享总线输出伪响应信号，使接入中的CPU的相应接入结束。

现有技术文献

专利文献

专利文献1：日本特开2001-350648号公报

专利文献2：日本特开平6-214819号公报

专利文献3：日本特开2003-162426号公报

专利文献4：日本特开2004-164367号公报

专利文献5：日本特开2009-193305号公报

非专利文献

非专利文献1：除了植田外4名，“Linux（登録商標）やマルチコア環境のデバッグを支える仮想化技術（支持Linux（注册商标）和多核环境的调试的虚拟化技术）”，日経エレクトロニクス（日经电子），2006年1月2日号，p.115-122

发明内容

发明所要解决的课题

在CPU由于某些理由而挂断时，在片上调试功能中不能取出已挂断的CPU的内部信息。因此，很难确定已挂断的程序的地方。

特别是，在搭载有多个CPU的多处理器的情况下，调试比单处理器的情况更困难。该理由是因为，在多处理器中，由于任务分配每次都改变因此挂断产生的重现性低，例如，每次执行程序时在不同的CPU中产生挂断。而且，在多处理器中，由于从各CPU产生接入因此容易产生资源竞争，并且为了操作大规模的程序而调试的分量也很多，这些都使调试变得更困难。