[发明专利]驱动半导体存储装置的方法

说明书

技术领域

本发明涉及驱动半导体存储装置的方法。

背景技术

专利文献1中公开了半导体存储装置。半导体存储装置具有配置为矩阵状的多个存储单元20。特别可以参照专利文献的图1和图19。

图17和图18分别复制表示专利文献1的图1（a）和图19（a）。如图17所示，存储单元20具有基板11、第一栅极电极12、强电介质膜13、半导体膜14、源极电极15s、漏极电极15d、常电介质膜16和第二栅极电极17。如图18所示，多个存储单元20配置为矩阵状。日本特开2009-099606号公报对应于美国专利申请公开第2009/0097299号公报。

现有技术文献

专利文献

专利文献1：国际公开第2010/097862号公报

专利文献2：日本特开2009-099606号公报

发明内容

发明所要解决的课题

本发明的目的在于提供一种驱动半导体存储装置的新方法。

用于解决课题的方法

本发明提供一种驱动半导体存储装置的方法，包括准备半导体存储装置的工序（a）。

半导体存储装置包括至少两根位线（BL）、至少两根字线（WL）和配置于各位线（BL）和各字线（WL）的交点的至少四个存储单元，至少两根位线（BL）包括第一位线（BL1）和第二位线（BL2），至少两根字线（WL）包括第一字线（WL1）和第二字线（WL2），至少四个存储单元包括第一～第四存储单元。

各第一～第四存储单元包括第一栅极电极、强电介质膜、半导体膜、源极电极、漏极电极、常电介质膜和第二栅极电极，强电介质膜夹在第一栅极电极与半导体膜之间，源极电极和漏极电极夹在半导体膜与常电介质膜之间，常电介质膜夹在第二栅极电极与半导体膜之间。通过第一栅极电极、强电介质膜、源极电极和漏极电极，形成第一半导体晶体管，通过第二栅极电极、常电介质膜、源极电极和漏极电极，形成第二半导体晶体管。

第一字线（WL1）具有第一顶栅字线（WTG1）和第一底栅字线（WGB1），第二字线（WL2）具有第二顶栅字线（WTG2）和第二底栅字线（WGB2），第一顶栅字线（WTG1）与第一和第二存储单元的第二栅极电极电连接，第一底栅字线（WBG1）与第一和第二存储单元的第一栅极电极电连接。

第二顶栅字线（WTG2）与第三和第四存储单元的第二栅极电极电连接，第二底栅字线（WBG2）与第三和第四存储单元的第一栅极电极电连接，第一位线（BL1）与第一存储单元的漏极电极电连接，第一存储单元的源极电极与第三存储单元的漏极电极电连接，第二位线（BL2）与第二存储单元的漏极电极电连接，第二存储单元的源极电极与第四存储单元的漏极电极电连接。

各第一～第三存储单元具有低电阻状态和高电阻状态中的任一种，第四存储单元具有高电阻状态。

本发明的方法包括在工序（a）之后，对第一顶栅字线（WTG1）和第二顶栅字线（WTG2）施加导通电压，并且从时刻tB到时刻tC施加满足以下关系的电压BL1V、BL2V、WBG1V和WBG2V，维持第一～第四存储单元的状态的工序（b）。

BL1V＞BL2V

WBG1V＜BL1V

WBG2V＜BL1V

WBG1V＝BL2V

WBG2V＝BL2V

BL1V表示对第一位线（BL1）施加的电压、BL2V表示对第二位线（BL2）施加的电压。WTG1V表示对第一顶栅字线（WTG1）施加的电压、WBG1V表示对第一底栅字线（WBG1）施加的电压、WTG2V表示对第二顶栅字线（WTG2）施加的电压，并且WBG2V表示对第二底栅字线（WBG2）施加的电压。

本发明具有在工序（b）之后，对第一顶栅字线（WTG1）和第二顶栅字线（WTG2）施加导通电压，并且从时刻tC到时刻tD施加满足以下关系的电压BL1V、BL2V、WBG1V和WBG2V，维持第一～第三存储单元的状态并且使第四存储单元的状态从高电阻状态向低电阻状态变化的工序（c）。

BL1V＞BL2V

WBG1V＜BL1V

WBG2V＝BL1V

WBG1V＝BL2V

WBG2V＞BL2V