[发明专利]两点调制数字锁相环

权利要求书

1.一种两点调制数字锁相环电路，包括：

能在多个频率之间切换的采样时钟输入；

在反馈路径中的接收低通调制数据的Σ-Δ调制器；

电压模式数-模转换器（VDAC），其接收高通调制数据；

模拟压控振荡器，其耦合至所述反馈路径以及所述VDAC的输出；以及

相位-数字转换器（PDC），其耦合至所述反馈路径、所述采样时钟和环路滤波器。

2.如权利要求1所述的两点调制数字锁相环电路，其特征在于，所述高通调制数据包括用自适应高通增益和高通增益分辨率调整来缩放的调制数据。

3.如权利要求1所述的两点调制数字锁相环电路，其特征在于，所述低通调制数据包括用基于所述采样时钟频率的可变低通增益缩放并与针对所述Σ-Δ调制器的频率控制字求和的调制数据。

4.如权利要求2所述的两点调制数字锁相环电路，其特征在于，进一步包括K_v适配模块，其配置成确定所述自适应高通增益。

5.如权利要求4所述的两点调制数字锁相环电路，其特征在于，所述K_v适配模块进一步配置成接收已由所述环路滤波器滤波的、在所述采样时钟与所述反馈路径之间的相位误差。

6.如权利要求5所述的两点调制数字锁相环电路，其特征在于，所述K_v适配模块进一步配置成将所述经滤波的相位误差乘以带宽系数倒数以产生第一信号、将所述第一信号乘以所述调制数据的符号位以产生第二信号、将所述第二信号与先前的第二信号求和以产生第三信号、以及将所述第三信号乘以带宽系数以产生所述高通增益。

7.如权利要求1所述的两点调制数字锁相环电路，其特征在于，所述数字锁相环中的所有数字模块将所述采样时钟输入作为工作时钟使用。

8.如权利要求7所述的两点调制数字锁相环电路，其特征在于，所述数字模块包括所述Σ-Δ调制器、所述相位-数字转换器和所述环路滤波器。

9.如权利要求1所述的两点调制数字锁相环电路，其特征在于，所述高通调制数据在其被输入到所述电压模式数-模转换器（VDAC）之前与所述环路滤波器的输出求和。

10.如权利要求1所述的两点调制数字锁相环电路，其特征在于，所述电压模式数-模转换器（VDAC）被配置成接收用于两点调制的高通调制数据和接收用于锁相的来自所述环路滤波器的输出。

11.一种使用数字锁相环电路的用于两点调制的集成电路，包括：

能在多个频率之间切换的采样时钟输入；

在反馈路径中的接收低通调制数据的Σ-Δ调制器；

电压模式数-模转换器（VDAC），其接收高通调制数据；

模拟压控振荡器，其耦合至所述反馈路径和所述VDAC的输出；以及

相位-数字转换器（PDC），其耦合至所述反馈路径、所述采样时钟和环路滤波器。

12.如权利要求11所述的集成电路，其特征在于，所述高通调制数据包括用自适应高通增益和高通增益分辨率调整来缩放的调制数据。

13.如权利要求11所述的集成电路，其特征在于，所述低通调制数据包括用基于所述采样时钟频率的可变低通增益缩放并与针对所述Σ-Δ调制器的频率控制字求和的调制数据。

14.如权利要求12所述的集成电路，其特征在于，进一步包括K_v适配模块，其配置成确定所述自适应高通增益。

15.如权利要求14所述的集成电路，其特征在于，所述K_v适配模块进一步配置成接收已由所述环路滤波器滤波的、在所述采样时钟与所述反馈路径之间的相位误差。

16.如权利要求15所述的集成电路，其特征在于，所述K_v适配模块进一步配置成将所述经滤波的相位误差乘以带宽系数倒数以产生第一信号、将所述第一信号乘以所述调制数据的符号位以产生第二信号、将所述第二信号与先前的第二信号求和以产生第三信号、以及将所述第三信号乘以带宽系数以产生所述高通增益。

17.如权利要求11所述的集成电路，其特征在于，所述数字锁相环中的所有数字模块将所述采样时钟输入作为工作时钟使用。