[发明专利]用于使用分级环网的低时延互连网络的方法和设备

说明书

相关申请案的交叉参考

本发明要求2011年12月31日由拉海特·桑加穆·拉马努加穆（Rohit Sunkam Ramanujam）等人递交的发明名称为“用于使用分级环网的低时延互连网络的方法和设备（Method and Apparatus for Low-Latency Interconnection Networks Using Hierarchical Rings）”的第13/341,949号美国非临时专利申请案的在先申请优先权，以及2011年2月2日由拉海特·桑加穆·拉马努加穆（Rohit Sunkam Ramanujam）等人递交的发明名称为“用于使用分级环网的低时延互连网络的方法和设备（Method and Apparatus for Low-Latency Interconnection Networks Using Hierarchical Rings）”的第61/438,869号美国临时专利申请案的在先申请优先权，这些在先申请的内容以全文引入的方式并入本文本中。

关于由联邦政府资助的研发的声明

不适用。

缩微胶片附录参考

不适用。

背景技术

当晶体管和其它组件的大小变得更小且制造技术不断改进时，越来越多的功能性被安置在单个集成电路或芯片上。术语片上系统（system on a chip；SoC）一般是指将计算机或其它复杂的电子系统的所有功能性集成到单个芯片上。SoC可包含一个或多个存储器、处理器或输入/输出端口，以上各者都被集成到单个芯片中。使SoC的各个组件进行通信的一种方法是使用片上网络（on-chip network，有时称作network-on-chip）。片上网络意图取代在复杂系统中的电子组件之间进行通信的传统方法，例如，传统总线和纵横制互连。

已针对片上网络考虑了多种拓扑，且由于可采用的路由器相对较简单，因此有时使用环形拓扑。例如，在单向环形网络中，每个路由器包含两个端口：一个输入端口，用以接收来自第一邻近路由器的数据；以及一个输出端口，用以将数据传输到第二邻近路由器。这些路由器占用的面积较小，消耗的功率较小，且与较高基数的片上路由器，例如，网状网络中的路由器相比，可在较高频率下进行计时。例如，路由器的面积和功率消耗可随端口数量呈二次曲线增加，因此，与单向环形网络中使用的相对简单的路由器相比，较高基数的路由器使用的功率大很多，占用的面积大很多。然而，环形网络不能很好地随路由器数目的增加而增大。这是因为平均包带宽和最坏情况的包带宽随着路由器的数量线性增加，而平分带宽保持为常量，减少了每个路由器的吞吐量。网络时延对许多要求超低时延通信且在严格控制功率预算的情况下进行操作的SoC应用来说可能至关重要。

发明内容

本文中揭示了一种包含芯片的设备，所述芯片包含：一个全局环形网络，所述全局环形网络包含配置在单向环形网络内的多个全局路由器；以及多个本地环形网络，所述本地环形网络直接连接到所述全局环形网络。

本文还揭示了一种方法，所述方法包含：将第一微片从第一路由器传输到第二路由器，其中，第一环形网络包含所述第一路由器和所述第二路由器；以及将第二微片从所述第一路由器传输到第三路由器，其中第二环形网络包含所述第一路由器和所述第三路由器，其中芯片包含所述第一环形网络和所述第二环形网络。

本文还揭示了一种包含芯片的设备，所述芯片包含：一个全局环形网络，所述全局环形网络包含配置在单向环形网络内的多个全局路由器；一个中间环形网络，所述中间环形网络包含配置在单向环形网络内的多个中间路由器，其中所述中间环形网络直接连接到所述全局环形网络上；以及多个本地环形网络，所述本地环形网络直接连接到所述中间环形网络上。

从结合附图和所附权利要求书进行的以下详细描述将更清楚地理解这些和其它特征。

附图说明

为了更全面地了解本发明，现参考以下结合附图和具体实施方式进行的简要描述，其中相同参考标号表示相同部分。

图1是片上系统的一个实施例的示意图。

图2是环形网络的一个实施例的示意图。

图3是分级环网的一个实施例的示意图。

图4是分级环网的另一个实施例的示意图。

图5为本地路由器的微片路由方法的一个实施例的流程图。