[发明专利]用于多阈值电压装置的使用双重折线图案化的标准单元架构

说明书

技术领域

实施例涉及半导体装置，且更具体地说，涉及具有使用标准单元库(standard cell library)而设计的架构的装置群组，所述装置群组经配置成以不同阈值电压而操作。

背景技术

在半导体设计中，标准单元方法通常涉及使用标准组件和互连结构来设计具有各种功能性的集成电路。在计算机辅助设计环境内，通常会促进这些活动。标准单元方法使用抽象化，其中低阶集成电路合成是通过较抽象的较高阶功能表示进行替换。以单元为基础的方法允许设计者集中于高阶设计方面。标准单元可由构成原子功能(例如，逻辑功能、存储功能等)的晶体管结构、被动式结构和互连结构的群组构成。当完成单元设计时，可执行制造以进行物理实施。

折线(polyline)为经提供作为常规计算机辅助设计封装的部分的图形对象。可在设计阶段期间使用折线以界定与图案化到半导体上的装置相关联的特征。在制造期间，可将折线形成到半导体上，且随后在实现装置的工艺中的各种阶段中更改折线。

折线的宽度通常确定单元内的装置的通道长度，且因此影响装置的阈值电压值VT。部分地归因于与常规光刻设备相关联的分辨率问题，当设计例如集成晶体管装置等某些装置时习惯于针对呈特定图案的装置来使用具有相同通道长度的均一大小的折线。因为与折线相关联的装置经设计成根据相同电压VT而操作，且因为分辨率已在历史上不足以允许偏离常规途径，所以已很少怀疑常规标准单元库设计。

在一些例子中，可能有利的是在共同半导体衬底上制造具有不同通道长度(且因此具有不同阈值电压)的装置。此需要在分离作用区之上图案化具有不同线宽的折线。现有图案化技术可用以实现这些装置，然而，所述技术可使折线在通道长度改变的区中具有渐细特性。此渐细可导致不良工艺变化，且可将作用区之间的间隔增加到超过170nm的值，此情形可导致制造的低效率和降低的工艺良率。

发明内容

呈现一种使用包含具有不同电压阈值的装置的标准单元架构而制造的设备。

在一个实施例中，所述设备可包含与第一通道长度相关联的第一折线集合，其中所述第一折线集合内的每一折线被分离达大体上恒定间距。所述设备可进一步包含与第二通道长度相关联且与所述第一折线集合对准的第二折线集合，其中所述第二折线集合内的每一折线被横向地分离达所述大体上恒定间距。所述设备可进一步包含在所述第一折线集合下方的第一作用区，和在所述第二折线集合下方的第二作用区，其中所述第一作用区与所述第二作用区被分离达小于170nm的距离。

在另一实施例中，呈现与标准单元架构相关联且通过工艺制造的多个装置。所述工艺可包含在第一作用区和第二作用区之上提供多个折线，其中每一折线被分离达大体上恒定间距，且另外，其中所述第一作用区与所述第二作用区被分离达小于170nm的距离。所述工艺可进一步包含：形成所述多个折线，使得每一折线与第一通道长度和第二通道长度相关联；和将所述折线分离成第一折线集合和第二折线集合，其中所述第一折线集合与所述第一通道长度相关联，且所述第二折线集合与所述第二通道长度相关联。

附图说明

呈现附图以辅助实施例的描述。仅仅出于说明实施例且不限制实施例起见而提供所述图式。

图1为说明使用具有通道长度不同的被分离达恒定间距的折线的标准单元库设计的半导体的图式。

图2A到2C为展示图1所示的半导体的不同制造阶段的图式。

图3为说明用于制造图1所示的半导体的示范性工艺的流程图。

图4为展示可供使用本发明的实施例的示范性无线通信系统的框图。

具体实施方式

在以下描述和相关图式中揭示了涉及特定实施例的方面。可设计替代实施例而不脱离本发明的范围。另外，将不详细地描述或将省略众所周知的元件，以便不混淆相关细节。

词语“示范性”在本文中用以指“充当实例、例子或说明”。未必将本文中被描述为“示范性”的任何实施例均解释为比其它实施例优选或有利。同样地，术语“本发明的实施例”不要求所有实施例均包含所论述的特征、优势或操作模式。

本文所使用的术语仅出于描述特定实施例的目的且不希望限制本发明的实施例。如本文所使用，单数形式“一”和“所述”希望也包含复数形式，除非上下文另有清晰指示。应进一步理解，术语“包括”和/或“包含”在本文中使用时指定所陈述的特征、整数、步骤、操作、元件和/或组件的存在，但不排除一个或一个以上其它特征、整数、步骤、操作、元件、组件和/或其群组的存在或添加。