[发明专利]非易失性半导体存储装置及其制造方法

说明书

技术领域

本发明涉及具备电阻变化元件的非易失性半导体存储装置，尤其涉及动作的稳定性优良的非易失性半导体存储装置的构成及其制造方法。

背景技术

近年来，随着电子设备中的数字技术的进展，为了保存音乐、图像、信息等数据，正在积极开发大容量且非易失性的半导体存储装置。例如，将强电介质用作电容元件的非易失性半导体存储装置已经在很多领域中使用。此外，与这种使用强电介质电容器的非易失性半导体存储装置不同，具备电阻变化元件的电阻变化型的非易失性半导体存储装置（以下也称为ReRAM）容易取得与通常的半导体工艺的匹配性，因此受到关注，上述电阻变化元件通过电脉冲的施加而电阻值变化，并持续保持该状态。

作为电阻变化型的非易失性半导体存储装置，为了实现小型且大容量化，提出了交叉点型的ReRAM（例如参照专利文献1）。在专利文献1中公开了如下构造的非易失性半导体存储装置：在读取形成于行及列用的布线交叉的交点的电阻变化层的电阻值时，为了避免其他行及列的电阻变化层的影响，对电阻变化层串联地插入二极管。根据该专利文献1，通过将构成作为非欧姆特性元件的二极管的电极层或绝缘体层（或半导体层）的至少1层以上埋入形成在形成于层间绝缘膜的接触孔中，能够形成与层间绝缘膜同一平面且非常平滑的表面，所以能够使非欧姆性元件的界面状态良好。其结果，能够抑制由电场集中等导致的耐压的降低及其偏差，并且增大电流容量。

在先技术文献

专利文献

专利文献1：国际公开第2008/062688号公报

专利文献2：国际公开第2008/059701号公报

发明的概要

发明所要解决的课题

在此，在上述专利文献1中，在存储器标志内埋入形成MIM构造的非欧姆性元件的一部分。该埋入工序需要：（1）将成膜于接触孔以外的电阻变化层通过化学机械研磨（CMP）除去，并通过过研磨等方法将接触孔内的电阻变化层部分除去而形成凹部的工序；（2）成膜电极层的工序；（3）将形成于接触孔以外的电极层通过CMP除去的工序。

一般来说，CMP工艺是使用被称为浆液的研磨剂，将成为研磨对象的金属（在此为电极）材料一边氧化一边研磨的工艺。因此，存在电极材料的表面被氧化而形成变质层（以下将电极材料的表面被氧化的部位的变质层称为“氧化变质层”）的课题。此外，CMP工艺是大气压下的工艺，所以在CMP工艺后，被研磨的电极材料暴露在大气中，因此存在发生表面氧化的危险。结果，在通过CMP工艺而平坦化的电极层上设有电阻变化元件的情况下，成为在电极层和电阻变化层的界面存在氧化变质层的构成。因此，氧化变质层成为寄生电阻成分，对电阻变化元件施加的电压降低。结果，低电阻状态下的电阻变化元件的电流值降低，所以重写动作的窗口减少，对稳定动作造成不良影响。在此，窗口（或动作窗口）指的是，电阻变化元件的高电阻状态下的电阻值（例如能够取得的最小电阻值）和低电阻状态下的电阻值（例如能够取得的最大电阻值）之差。

此外，作为金属氧化物的电阻变化现象的机理之一，可以想到氧化还原反应（例如参照专利文献2）。例如，将铂或铱等标准电极电位（表示氧化及还原的容易程度的指标）较高的材料用作上部电极层时，在上部电极层和电阻变化层（例如钽氧化物）的界面发生氧化及还原反应，进行氧的授受，发生电阻变化现象。但是，在存在上述氧化变质层的电阻变化元件中，由于氧化变质层所具备的寄生电阻成分的电阻值，电阻变化元件可能未被施加充分的电压，用于开始氧化及还原反应的成型工序不充分，可能无法进行稳定的电阻变化。此外，由于反复进行重写动作，可能会发生下部电极中的氧去除不充分，电阻变化层的氧浓度增加而电阻变化现象停止，耐久特性劣化。另外，成型工序指的是，为了使制造后的电阻变化元件变化为能够在高电阻状态和低电阻状态之间迁移的状态而施加的初始化工序（也称为击穿）。此外，耐久特性是指对于重写动作的反复进行的依存性。

发明内容

本发明解决上述以往的课题，其目的在于，提供一种具备电阻变化元件的非易失性半导体存储装置及其制造方法，该电阻变化元件通过降低构成电阻变化元件的下部电极和电阻变化层之间的寄生电阻，特性的偏差较小，能够进行稳定的动作，耐久特性优良且大容量而适于高集成化。

解决课题所采用的手段