[发明专利]分数-N频率合成器的变模调制器

说明书

技术领域

本发明通常涉及分数-N频率合成器这一领域，尤其涉及分数-N频率合成器用的变模西格玛-德耳塔(Σ-Δ)调制器这一领域。

背景技术

基于现有锁相环(PLL)的频率合成器是可用于根据基准频率创建具有可编程频率的信号的反馈系统。这种频率合成器可以包括相频检测器和电荷泵，以产生表示输出信号和输入基准频率之间的任意相位差的比例的误差信号。另外，现有频率合成器还可以包括如下特征：将误差信号馈送至低通滤波器，然后馈送至压控振荡器(VCO)，以使得所产生的输出信号与针对频率合成器的输入基准频率相同步。现有频率合成器可以采用如下的负反馈环方法，其中该负反馈环方法用于将来自VCO的输出反馈至相频检测器的输入，以使得可以产生误差信号，从而使来自VCO的输出信号耦合至输入基准频率。在一些现有频率合成器中，可以将输出信号馈送至分频电路以产生输入基准频率的整数倍。

这些频率合成器仅可以以输入基准频率的整数倍来生成频率。为了避免这种限制，频率合成器可以进一步包括Σ-Δ调制器以对每频率周期的分频值进行调制从而获得分数值。这种频率合成器被称为分数-N频率合成器。该分数-N频率合成器可以生成频率为如下形式的信号：

FVCO=Freference×(INT+FRACMOD)]]>

其中，INT、FRAC和MOD为整数，因而F_vco并非必须是基准频率F_reference的整数倍。

传统的Σ-Δ调制器可用于基于具有单元级的变形的标准级联式多级噪声成形(MASH)结构来提供可编程变模。图9示出根据传统示例的具有变模的基于二阶MASH结构的Σ-Δ调制器的典型示例900。在典型示例900中，在二阶MASH结构的各级(例如，级901)上，使用数字乘法器902，从而提供可编程变模输出903。然而，这种Σ-Δ调制器由于所实现的门数量较大而导致功耗较多并且产生了较多的切换噪声。

发明内容

因此，本发明涉及一种用于分数-N频率合成器的Σ-Δ调制器以及用于实现分数-N频率合成器的Σ-Δ调制器的方法，以提供基本消除了由于相关技术的局限性和缺点而产生的一个或多个问题的可编程变模。

在实施例中，本发明提供一种分数-N频率合成器的变模调制器，包括：整数除法单元；脉冲宽度调制发生器即PWM发生器；Σ-Δ噪声成形单元；第一输入，用于接收第一可编程整数；以及第二输入，用于接收第二可编程整数，其中，所述整数除法单元用于将所述第一输入和所述第二输入转换成第一输出和第二输出，所述PWM发生器用于接收所述第二输入和所述第二输出，并且生成调制脉冲信号，以及所述Σ-Δ噪声成形单元用于接收所述第一输出和所述调制脉冲信号，并且生成平均值为所述第一可编程整数除以所述第二可编程整数的序列。

在又一实施例中，所述整数除法单元所进行的转换是通过将所述第一输入乘以2ⁿ并与所述第二输入相除的整数除法而确定的。

在又一实施例中，n是所述Σ-Δ噪声成形单元的位深。

在又一实施例中，所述整数除法单元的所述第一输出是所进行的转换的商，并且所述整数除法单元的所述第二输出是所进行的转换的余数。

在又一实施例中，所述PWM发生器所生成的所述调制脉冲信号的周期近似等于系统时钟周期乘以所述整数除法单元的所述第二输入。

在又一实施例中，所述PWM发生器所生成的所述调制脉冲信号的占空比近似等于所述整数除法单元的所述第二输出除以所述整数除法单元的所述第二输入。

在又一实施例中，所述PWM的第一频率由所述第二输入来确定，并且所述PWM的第二频率由所述第二输出来确定。