[发明专利]判决反馈均衡器和接收机

权利要求书

1.一种判决反馈均衡器，其特征在于，包括：接收端、第一调整单元、第二调整单元和判决器；

所述接收端，用于接收第一数据信号，将本地时钟与所述第一数据信号的频率同步，使得所述本地时钟的周期与所述第一数据信号的周期一致；

所述第一调整单元，用于对所述判决器输出的方波信号进行相位调整，并将相位调整后的方波信号与所述第一数据信号进行叠加，得到第二数据信号，并将所述第二数据信号输入至所述判决器的第一输入端；

所述第二调整单元，用于对所述判决器输出的所述方波信号的数据沿进行调整，并将调整后的方波信号作为第三数据信号输入至所述判决器的第二输入端；

所述判决器，用于对所述第一输入端输入的所述第二数据信号和所述第二输入端输入的所述第三数据信号的电压幅值进行比较，输出所述方波信号，并将所述方波信号分别输入至所述第一调整单元和所述第二调整单元。

2.根据权利要求1所述的判决反馈均衡器，其特征在于，所述第一调整单元具体用于：对所述方波信号进行至少一次相位延迟，每次相位延迟所述本地时钟的整数倍个周期，得到至少一个第一延迟信号，将所述至少一个延迟信号与所述第一数据信号叠加得到所述第二数据信号；

所述第二调整单元具体用于：对所述方波信号进行至少一次相位延迟，每次相位延迟所述本地时钟的奇数倍个半周期，得到至少一个第二延迟信号，如果第二延迟信号有多个，将所述多个第二延迟信号进行叠加得到所述第三数据信号，如果第二延迟信号只有一个，第二延迟信号本身就是所述第三数据信号。

3.根据权利要求2所述的判决反馈均衡器，其特征在于，所述第一调整单元包括：第一时延模块、第一系数模块和叠加器；

所述第一时延模块，用于对所述方波信号进行相位延迟，延迟所述本地时钟的整数倍个周期得到第三延迟信号，并将所述第三延迟信号输入至所述第一系数模块；

所述第一系数模块，用于对所述第一时延模块输入的所述第三延迟信号的电压幅值进行调整，得到所述第一延迟信号，并将所述第一延迟信号输入至所述叠加器；

所述叠加器，用于将所述第一系数模块输入的第一延迟信号与所述第一数据信号叠加，将得到的所述第二数据信号输入至所述判决器的所述第一输入端。

4.根据权利要求3所述的判决反馈均衡器，其特征在于，所述第一系数模块，用于对所述第三延迟信号的电压幅值乘以αn，αn的取值为单位冲击响应在当前采样时刻的值与单位冲击响应峰值的比值，其中，n为所述本地时钟的整数倍个周期的数值，n为整数，当前采样时刻为所述本地时钟的n倍个周期。

5.根据权利要求3或4所述的判决反馈均衡器，其特征在于，多个第一时延模块串联，每个所述第一系数模块的输入端与一个所述第一时延模块的输出端连接，每个所述第一系数模块的输出端与所述叠加器的输入端连接。

6.根据权利要求3-5中任一项所述的判决反馈均衡器，其特征在于，每个所述第一时延模块对所述第一输出信号的延时时间相等，相邻所述第一系数模块之间的所述第一时延模块的个数相等。

7.根据权利要求2-6任一项所述的判决反馈均衡器，其特征在于，所述第二调整单元包括：第二时延模块和第二系数模块；

所述第二时延模块，用于对所述方波信号进行一次延迟，延迟所述本地时钟的奇数倍个半周期得到第四延迟信号，并将所述第四延迟信号输入至所述第二系数模块；

所述第二系数模块，用于对所述第二时延模块输入的所述第四延迟信号的电压幅值进行调整，得到所述第二延迟信号，并将所述第二延迟信号输入至所述判决器的第二输入端。

8.根据权利要求7所述的判决反馈均衡器，其特征在于，所述第二系数模块，用于对所述第四延迟信号的电压幅值乘以(βm-0.5)，βm的取值为单位冲击响应在当前采样时刻的值与单位冲击响应峰值的比值，其中，m为所述本地时钟的奇数倍个半周期的数值，m为奇数，当前采样时刻为所述本地时钟的m倍个半周期。