[实用新型]芯片

说明书

技术领域

概括地说，本发明涉及I/O通信链路，具体地说，本发明涉及时钟占空比控制。 

背景技术

图1示出了传统转发时钟链路的一个方向。其包括N个差分数据信道106，连同一个差分时钟信道107，用以从第一代理（代理A）向第二代理（代理B）发送信息。（应注意的是，代理可以是芯片或芯片的一部分。因此，信道可以与两个芯片或芯片或芯片封装中的功能块互相连接）。 

每个数据信道具有数据发射机104，用以向信道另一端处的相关联的接收机108发送数据。类似地，时钟信道107具有时钟发射机110，用以向时钟接收机112发送时钟（所谓的转发时钟）。图3示出了典型的差分时钟信号，该差分时钟信号可以位于诸如GHz或数GHz的范围内的高频率。在这种频率处，很难获得具有接近平阶（flat step）特性的理想时钟（如果并非不可能的）。而是，如图中所描绘的，时钟可能具有相对宽的上升和下降斜率，或者甚至更有可能的是，在这种频率处，时钟可能具有正弦曲线特性，这还会造成非瞬时的高到低或低到高转换。 

图2示出了在时钟接收机112中使用的传统时钟放大器电路。该电路包括终端电阻（RT）、ESD（静电放电）元件202、耦合电容器（CC）、差分放大器204（其实际上可以包括一系列级联放大器、由电阻R1和R2以及电容器C1构成的低通滤波器、以及偏移消除放大器206）。放大器204将输入的时钟信号放大，输入的时钟信号可以被大幅度地衰减（例如，当到达放大器204时，1V信号可以被衰减到100mV）。典型的信道路径的另一个问题是其趋于表现得像低通滤波器，过滤出较高频率分量。偏移消除放大器206运行以将DC偏移从时钟中移除，以便减少占空比抖动。如图3中所示和通过本申请所了解的，通常在两个差分信号线路中是不对称的偏 移造成占空比抖动，即，偏斜高于或低于期望的占空比目标（诸如50%的占空比）。 

不幸的是，利用这种模拟占空比校正方式，可能难以利用新的处理获得良好性能，例如，很难可靠地达到较高的增益。此外，放大器206校正来自放大器204的偏移，但是无法校正偏移校正放大器206其自身中的偏移。因此，期望新的方法。 

实用新型内容

根据本实用新型的一方面，提供一种芯片，包括：差分放大器，其用于接收差分时钟；以及偏移补偿电路，其耦合到所述放大器，用以调整所述差分时钟中的偏移，其中，基于所述差分时钟中的偏移对所述偏移补偿电路进行数字化控制。 

所述差分时钟是来自另一个芯片的转发时钟。 

所述偏移补偿电路被放置在所述放大器和电触点之间，用于从所述芯片接收所述时钟。 

所述偏移补偿电路是活动滤波器电路的一部分。 

所述活动滤波器电路实现连续时间线性均衡器电路。 

所述芯片还包括：可变偏移比较器，其用于接收所述差分时钟的经低通滤波的版本，以生成代表所述时钟的占空比是高于还是低于阈值的数字值。 

所述占空比阈值是50%。 

所述芯片还包括：开关，其用于接收要用作所述差分时钟的失效备援时钟。 

根据本实用新型的另一方面，提供一种芯片，包括：差分放大器，其具有用以接收差分时钟的输入端和用以提供经占空比调整的时钟的输出端；以及偏移调整电路，其耦合在所述输入端和所述输出端之间，所述偏移调整电路包括具有自偏移校正的可变偏移比较器（VOC）、具有耦合到所述差分放大器的所述输入端的输出端的差分偏移补偿（DOC）电路、以及耦合在所述VOC和DOC之间用以控制输出时钟占空比的控制电路。 

所述差分时钟是来自另一个芯片的转发时钟。 

所述偏移补偿电路被放置在所述放大器和电触点之间用于从所述芯片接收所述时钟。 

所述偏移补偿电路是活动滤波器电路的一部分。 

所述活动滤波器电路实现连续时间线性均衡器电路。 

所述VOC被用以接收所述差分时钟的经低通滤波的版本，以生成代表所述时钟的占空比是高于还是低于阈值的数字值。 

所述占空比阈值是50%。 

所述芯片还包括：开关，其用于接收要用作所述差分时钟的失效备援时钟。 

附图说明

在所附的附图中通过举例而非限制性的方式示出了本发明的实施例，在附图中，相同的附图标记指代相似的元件。 

图1是示出传统的转发时钟链路的一个方向的示意图。 

图2是示出在诸如图1中的时钟接收机中使用的传统时钟放大器电路的示意图。