[实用新型]一种集成块封装框架中DIP排布的架构

说明书

技术领域

本实用新型涉及集成块封装技术领域，特别是一种集成块封装框架中DIP排布的架构。

背景技术

 集成块封装工艺中，经成型技术后，在框架中芯片的排布如图1所示，图1是一模的DIP芯片在框架4中的排布示意图，其中两两相邻的DIP芯片1的相对引脚2相对于中心线5是成对称关系，该排布会导致相邻芯片的引脚之间存在一空间3,这样不仅导致框架空间的浪费，而且一模的数量受到限制，导致芯片封装效率一直无法提升，此外，在后续切筋成形工序中，该排布方式很容易导致引脚2的损坏，造成芯片不良率的提升。

发明内容

本实用新型的目的是提供一种集成块封装框架中DIP排布的架构，能实现DIP在框架中的紧密排布，提升芯片封装效率。

其采用以下方案实现：一种集成块封装框架中DIP排布的架构，包括集成块封装框架，其特征在于：所述的集成块封装框架布设有复数个DIP；所述DIP中任意上下相邻的两个，其之间的引脚是相互平行交错排布。

在本实用新型一实施例中，所述DIP引脚的末端与对应DIP的塑封体侧面有一距离D。

在本实用新型一实施例中，所述的框架排布有X排Y列DIP，其中X为不小于2的自然数，Y为自然数。

在本实用新型一实施例中，所述X为5。

本实用新型的架构通过将两两相邻芯片间的引脚交错平行排布，充分了利用框架的空间，不仅避免了芯片引脚在后续加工过程的容易弯脚的问题，而且相较于以往的方式封装效率等到极大提升。

附图说明

图1是现有一模的DIP芯片在框架中的排布示意图。

图2是本实用新型实施例DIP在框架中的排布示意图。

图3是本实用新型实施例中两上下相邻的DIP排布示意图。

其中，1为DIP，2、21、22为引脚，3为空间，4为框架，5为中心线，

具体实施方式

下面结合附图及实施例对本实用新型做进一步说明。

如图2所示，本实施例还提供一种集成块封装框架中DIP排布的架构，请继续参见图2，图中，该架构包括集成块封装框架1，其特征在于：所述的集成块封装框架4布设有复数个DIP1；所述DIP1中任意上下相邻的两个，其之间的引脚2是相互平行交错排布。

请参见图3，在本实用新型一实施例中，所述DIP引脚的末端与对应DIP的塑封体侧面有一距离D，该距离D可根据实际需要调整。

请继续参见图2，图中，所述的框架排布有X排Y列DIP，其中X为不小于2的自然数，Y为自然数。较佳的，该X为5。本实用新型架构充分利用了框架的空间，不仅保证一模数量相较于以往的技术能成倍增加，提高了封装效率，而且避免DIP引脚在后续工序中产生弯脚。

以上所述仅为本实用新型的较佳实施例，凡依本实用新型申请专利范围所做的均等变化与修饰，皆应属本实用新型的涵盖范围。