[实用新型]一种基于ARM开发的嵌入式调制解调器

说明书

技术领域

本实用新型涉及一种调制解调系统，尤其涉及一种基于ARM开发的嵌入式调制解调器。

背景技术

ARM 是无线连接解决方案的核心，在手机市场中占据着90%以上的市场份额，并在蓝牙市场中占领先地位。ARM的处理器和物理IP平台（包括已针对具体铸造工艺进行优化的逻辑IP、嵌入式内存IP和接口IP）组合共同提供实时性能、较小的Code size和高效的协议栈代码。

从 Zigbee 到 LTE-A，ARM 通过节能的处理器、系统 IP、物理 IP 和开发工具提供符合标准处理要求的解决方案。由于无线调制解调器产品上市前，要做大量调试和测试工作，ARM 跟踪和调试解决方案在开发中起着非常重要的作用。ARM RealView 开发套件通过较高的代码密度获得效率最高的代码，是一套理想的开发工具。随着很多调制解调器现在都采用 Thumb-2 指令集，选择最新的 ARM 编译器和调试工具变得日益重要。从嵌入在层 1 逻辑电路中替换状态机的小型控制器到可以运行 LTE-A 协议栈的高效控制器，ARM 都有适合的解决方案。 

发明内容

基于此，有必要提供一种基于ARM开发的嵌入式调制解调器。

本实用新型的技术方案如下:

一种基于ARM开发的嵌入式调制解调器，包括一由内存存储器、与所述内存存储器连接的静态内存控制器、一与所述静态内存控制器连接并处理整个ARM平台数据的处理器，还包括：一控制所述ARM平台的微控制器控制总线、一由所述静态内存控制器控制的计数器、一内置在所述ARM平台中，受所述微控制器控制总线控制的3G/4G基带、与所述处理器连接的数模转换器和模数转换器以及与所述数模转换器和模数转换器连接并相互收发信号的调制解调器。

进一步的，所述内存存储器为一存储静态内存数据和闪存数据的存储器。

进一步的，所述静态内存控制器外置有一SPI接口。

进一步的，所述3G/4G基带为一zigbee网络和一LTE-A网络。

本实用新型相对于现有技术，具有如下的优点和有益效果：

（1）采用ARM开发的控制器可以带来效率方面收益，使用 Thumb-2 及快速中断处理，意味着可以通过降低系统频率来降低功耗，有助于降低成本；

（2）通过使用先进的控制器，可以降低功耗和减小芯片面积，通过合理选择单元库可以进一步在功耗、性能和晶片面积方面有所改进，用最低的漏电和最小面积的存储和逻辑达到所需的性能。

附图说明

图1为本实用新型一实施例的基于ARM开发的嵌入式调制解调器的结构框图。

具体实施方式

一种基于ARM（Advanced RISC Machines；高级指令计算机）平台的嵌入式调制解调系统，包括一由内存存储器、与所述内存存储器连接的静态内存控制器、一与所述静态内存控制器连接并处理整个ARM平台数据的处理器，还包括：一控制所述ARM平台的微控制器控制总线、一由所述静态内存控制器控制的计数器、一内置在所述ARM平台中，受所述微控制器控制总线控制的3G/4G基带（指兼容3G和4G的基带）、与所述处理器连接的数模转换器和模数转换器以及与所述数模转换器和模数转换器连接并相互收发信号的调制解调器。

在一优选实施例中，如图1所示，该基于ARM开发的嵌入式调制解调器采用一是以高速8051内核为基础C8051F12处理器，ADC（Analog-to-Digital Converter；模数转换器）和DAC（Digital-to-Analog  Converter；数模转换器）分别是12位模数转换器和 12位数模转换器，所述静态内存控制器包括为一128 kB闪存以及内部电压参考可高达100 ksps的可程序资料产出能力的ROM和RAM，所述调制解调器采用Si2457 ISO调制解调器，其能提供UART （Universal Asynchronous Receiver/Transmitter，通用异步接收/发送装置）界面、整合式ROM和RAM内存、数字信号处理器和AT（Attention；提醒）命令支持，所述C8051F120与ISO调制解调器的结合能提供的弹性、整合度以及混合信号性能，其通过12位的模数转换器和12位的数模转换器的通信连接以及配合使用，使得系统在设计远程管理和监控应用、动态库存管理、保全系统和冗余式连结资料路径冗余连接途径能更方便使用。