[实用新型]大动态中高频模拟信号数字化转换电路

说明书

技术领域

本实用新型涉及中、高频模拟信号的远程传输或数字采集技术领域，具体为一种大动态中高频模拟信号数字化转换电路。

背景技术

自然界原始存在的信号基本都是以模拟的形式存在的，如声音、图像、亮度、无线电波等等，这些信号在进入计算机数字系统或数字通信系统之前必须先完成数字化转换，即模数转换，将连续变化的模拟信号转换成0/1变化的数字化信号。根据模拟信号的频率差异，模数转换可分成低频数字化转换技术（1MHz以下）、中频数字化转换技术（1MHz～150MHz）和高频数字化转换技术（150MHz以上），一般情况下，为了获得尽可能小的转换误差，就必须使转换电路具有足够高的数字量化分辨率和足够大的信号处理动态，而这主要由所采用的模数转换集成芯片性能决定。

在低频数字化转换技术领域，目前最高的模数转换芯片量化精度已经达到24位，能够同时处理的信号大小幅度差可以达到130dB（约500,0000倍）以上，大动态的低频信号的数字化处理已经完全能满足人们的日常工作需要。

在中、高频模拟信号的数字化转换技术领域，应用对象主要以无线电信号为主，主要包括短波/超短波无线电信号、雷达中频信号以及其他中、高频段的模拟信号。在电子干扰环境下或技侦应用场合这些信号的幅度变化范围非常大，目前最好的前端天线接收的大、小信号幅度差已经可以达到120dB（约100,0000倍），而最好的高速模数转换芯片只能达到16位的量化分辨率，数字化转换动态范围典型值在95dB左右，折合大小信号幅度差约56000倍，采用现有的芯片简单去进行大动态信号的数字化转换处理将损失25dB以上动态范围，相当于信号范围被压缩了差不多18倍，因此现有的中高频数字化转换技术无法满足此类信号的动态范围转换要求，在转换过程中很多原始信号将会被忽略。

另外从高速模数转换芯片的设计、制造上分析，由于中、高频模拟信号的模数转换必须采用并行数字化技术（串行数字化技术只适用于低频信号），在转换芯片内部集成的高速比较器数量约为2^N个（N为量化位数），量化位数每提高一位，需要集成的高速比较器数量就必须增大一倍，而比较器数量的增加将会引起门电路状态翻转电流的急剧上升，导致芯片功耗快速上升，同时翻转电流的增大会在芯片内部引发新的电磁干扰，促使芯片输出的本底噪声上升，从而降低对小信号的处理能力。因此，当中、高频模数转换芯片量化位数从8位逐渐上升到16位之后，无论是从技术、成本或是从使用上分析，在商业领域都缺乏进一步前进的动力。

综上所述近期国、内外都不可能在高于16位的单芯片高速模数转换技术领域获得较大突破，要解决中、高频信号的大动态数字化转换问题就必须致力于多芯片的应用创新研究。

实用新型内容

本实用新型的目的是设计一种大动态中高频模拟信号数字化转换电路，4块相同的16位高速模数转换芯片并联进行高速采样，四块芯片采用完全对称布局以产生磁场互补效应、抵消电磁干扰，降低输出底噪和杂散。

本实用新型设计的大动态中高频模拟信号数字化转换电路包括时钟源、时钟分配单元、输入信号匹配单元、模数转换单元和数字信号合成处理单元，时钟源连接的时钟分配单元和输入信号匹配单元接入模数转换单元，模数转换单元将模拟信号转换为数字化信号，该数字化信号经数字信号合成处理单元合成降噪处理后输出。本实用新型的有4个相同的模数转换单元，各含有模数转换芯片、统一的外置电压参考源及其相互配合的阻容元器件，四块模数转换芯片为相同的高速16位模数转换芯片，四块模数转换芯片并行采样，并行完成模拟信号的高速数字化转换，输出4×16bit高速并行数字化信号。四块模数转换芯片2块在电路板上、2块在电路板下，上下对称、左右对称，电磁辐射区域重合。时钟分配单元中含时钟分配芯片及其相互配合的阻容元器件，时钟分配芯片的时钟信号线分别接入四块模数转换芯片，时钟分配芯片控制接入各模数转换芯片的差分时钟信号的相位，上下相邻和左右相邻的模数转换芯片的采样时钟相位均相差180度。在数字化转换中相邻的模数转换芯片可以获得差异化的杂散频谱，为后续的数字信号合成处理提供降噪空间。

输入信号匹配单元含有单端转差分变压器，完成输入模拟信号单端到差分的转换，同时与输入信号源保持良好匹配，获得最小的幅度失衡误差和相位失衡误差。模拟输入信号接入单端转差分变压器，输出的模拟差分信号线经阻抗匹配后分别接入四块模数转换芯片。