[实用新型]半导体封装

说明书

本实用新型涉及一种半导体封装。

集成电路（Integrated circuit，IC）产品继续变得日益集成化。提高产品的集成度可能需要增加集成电路产品的元件数量，同时必须被IC产品容纳。一种制造IC的方法包括使用单个大型有源芯片以容纳IC产品元件。单个大型有源芯片可以被附接至封装基板。另一种方法中，IC产品的元件分布在两个或多个有源芯片上，其中每个有源芯片都小于单个大型有源芯片。有源芯片与另一个有源芯片电连接以形成IC产品。有源芯片可以以平铺方式放置，也可相互堆叠。

本实用新型提供了一种半导体封装，具体如下：

（1）一种半导体封装，包括：

第一和第二有源芯片；

内插芯片，包括至少部分第一刻线图像和至少部分第二刻线图像；

所述内插芯片将所述第一有源芯片电连接至所述第二有源芯片。

（2）根据（1）所述的半导体封装，其中，所述内插芯片将所述第一有源芯片电连接至封装基板。

（2）根据（1）所述的半导体封装，其中，所述内插芯片将所述第一有源芯片电连接至封装基板。

（3）根据（1）所述的半导体封装，其中，所述内插芯片将所述第二有源芯片电连接至封装基板。

（4）根据（1）所述的半导体封装，其中，所述第一和第二有源芯片和所述内插芯片为硅芯片。

（5）根据（1）所述的半导体封装，其中，所述第一有源芯片电连接并机械连接至所述至少所述部分所述第一刻线图像和所述至少所述部分所述第二刻线图像。

（6）根据（1）所述的半导体封装，其中，所述第一有源芯片通过所述至少所述部分所述第二刻线图像电连接至所述第二有源芯片。

图1示出说明示例性过程的流程图。

图2A示出包括正在进行光刻的示例性半导体晶圆的方框图。

图2B示出示例性半导体晶圆的顶视图。

图2C示出示例性内插芯片的顶视图。

图2C示出示例性内插芯片的顶视图。

图2D示出示例性内插芯片横截面图。

图2E示出示例性半导体装置（arrangement）的顶视图。

图2F示出示例性半导体装置的横截面图。

图2G示出示例性半导体封装的横截面图。

以下将介绍包括本实用新型实施的详细信息。本申请中的附图以及与之相随的详细描述仅为示例性实施。除另有声明，否则，附图中类似或相应的元件由类似或相应的参考标号表示。此外，本申请中的附图和图示通常不按照比例，且并非旨在与实际相对尺寸相对应。

图1示出说明过程100的流程图。为说明的目的，过程100对应于图2A、2B、2C、2D、2E、2F和2G进行描述。但是，过程100并不受限于图2A、2B、2C、2D、2E、2F和2G中示出的具体特征。

现参照图1、2A和2B，过程100包括在半导体晶圆（例如，半导体晶圆200）上光刻形成多个刻线图像（例如，多个刻线图像202）（图1中的170）。

图2A示出包括正在进行光刻的半导体晶圆200的方框图270。图2B示出半导体晶圆200被光刻后该半导体晶圆200的顶视图。如图2B所示，该半导体晶圆200包括多个刻线图像202，其中，刻线图像（例如，芯片图像）202a、202b、202c、202d和202e独立标于图2B中。多个刻线图像202中的每个图像与所述多个刻线图像202的至少一个其他图像相邻。半导体晶圆200包括诸如硅的半导体材料。例如，在本实施中，半导体晶圆200为硅晶圆。

图2A示出包括正在进行光刻的半导体晶圆200的方框图270。图2B示出半导体晶圆200被光刻后该半导体晶圆200的顶视图。如图2B所示，该半导体晶圆200包括多个刻线图像202，其中，刻线图像（例如，芯片图像）202a、202b、202c、202d和202e独立标于图2B中。多个刻线图像202中的每个图像与所述多个刻线图像202的至少一个其他图像相邻。半导体晶圆200包括诸如硅的半导体材料。例如，在本实施中，半导体晶圆200为硅晶圆。

多个刻线图像202被光刻形成在所述半导体晶圆200上。这可通过多种方法实现，其中一种方法包括利用辐射源204、刻线206和成像子系统208在半导体晶圆200上光刻形成多个刻线图像202。辐射源204、刻线206和成像子系统208可使用，例如，步进重复曝光或步进扫描曝光，但不仅限于这些技术。