[实用新型]无外引脚半导体封装构造的导线架条

说明书

技术领域

本实用新型是有关于一种无外引脚半导体封装构造的导线架条，特别是有关于一种可避免封装半成品在设置封胶的制造过程中因为排气不顺而导致溢胶情形发生的无外引脚半导体封装构造的导线架条。 

背景技术

现今，半导体封装构造通常是选用导线架(leadframe)或封装基板(substrate)来做为承载芯片的载板(carrier)，其中常见使用导线架的封装构造例如为小外型封装构造(small outline package，SOP)、方型扁平封装构造(quad flat package，QFP)或四方扁平无外引脚封装构造(quad flat no-lead package，QFN)等。 

请参照图1A、1B及1C所示，其揭示一种现有四方扁平无外引脚封装构造(QFN)的制造流程示意图。如图1A所示，首先准备一导线架条11，其是由一金属板体经过蚀刻作业而形成。所述导线架条11贴附于一承载用的胶膜100上，并包含芯片承座111及数个接点112，所述芯片承座111及所述接点112构成一四方扁平无外引脚型的导线架110架构，其中所述数个接点112是以单组或多组方式环绕排列在所述芯片承座111的周围。接着，如图1B所示，将一芯片12固定在所述芯片承座111上，且利用数条导线13进行打线作业，以将所述芯片12上的数个接垫分别电性连接到所述数个接点112上。在打线作业后，如图1C所示，进行封胶作业，进而形成包埋保护所述芯片12、导线13及所述导线架条11顶面侧的封装胶材14，最后再去除胶膜100，裸露出所述导线架条11的一底面。如此，即可完成一无外引脚半导体封装构造100的制造，其中所述接点112的裸露下表面即可做为输入/输出端 子。 

所述导线架条11通常会一次规划多个以矩阵规则排列的导线架区块，再一起通过半蚀刻、设置芯片、打线及封胶等作业，最后再通过切割作业使各个导线架区块分离，如此一来即可大量制造上述的无外引脚半导体封装构造。 

上述无外引脚半导体封装构造的制造流程在执行封胶作业时，必须先将导线架条固定于一下模具的表面上，再将一对应的上模具与该下模具结合，接着再将未固化的封装胶材注入上模具的模穴内，使封装胶材包埋芯片、导线及导线架条的顶面侧，待封装胶材固化后，导线架条便可脱离上、下模具，进行下一作业。然而，此制造流程在上述的封胶作业进行期間，经常在导线架条的底面发生封装胶材溢入的情形，又称溢胶现象，导致导线架条的底面的部分接点表面也受到封装胶材的溢胶包埋，形成产品缺陷。 

上述的溢胶现象主要是因为气体存在于膜穴内无法顺利排出，局部的气体压力使得上述导线架条11底面贴附的胶膜100剥离，产生空隙，让封装胶材得以流到原本被胶膜100包覆住的接点表面处。若溢胶现象无法有效避免，将会大大影响产品良率。 

故，有必要提供一种无外引脚半导体封装构造的导线架条，以解决现有技术所存在的问题。 

实用新型内容

本实用新型的目的在于提供一种无外引脚半导体封装构造的导线架条，其边框位置设置有排气导槽，可改善气体存在于膜穴内无法顺利排出的情况，有效避免在导线架条上设置封装胶材时的溢胶现象发生。 

为达成本实用新型的前述目的，本实用新型提供一种无外引脚半导体封装构造的导线架条，其包含：一导线架区块，包含多个以矩阵规则排列的导线架单元；至少一边框区域，位于所述导线架区块的外围；以及多个排气孔，设于所述边框区域内，以排出进行封胶作业时位于所述导线架区块处的多余 气体。 

在本发明的一实施例中，所述排气孔呈长条状，并包含横向排气孔与纵向排气孔，其中横向排气孔的长度方向与其所在边框区域的边缘平行，所述纵向排气孔的长度方向与其所在边框区域的边缘垂直。 

在本发明的一实施例中，所述导线架条的背面设有一背胶，所述背胶的设置边界位于所述边框区域内；所述边框区域还涵盖封装胶材成形区域的边界；以及所述纵向排气孔延伸超出所述背胶的设置边界与所述封装胶材成形区域的边界。 

在本发明的一实施例中，所述导线架区块在所述导线架单元之间具有一切割道，所述切割道的底部具有一排气槽；以及至少一所述排气孔连通所述切割道的排气槽。 

在本发明的一实施例中，所述导线架区块在所述导线架单元之间具有一切割道，所述切割道的底部具有一排气槽；以及至少一所述纵向排气孔对应连通所述切割道的排气槽。 

在本发明的一实施例中，所述纵向排气孔均对应连通所述切割道的排气槽。