[实用新型]高精度时钟类芯片输出脉冲时间间隔检测装置

说明书

技术领域

本实用新型涉及脉冲时间间隔检测技术领域，尤其涉及一种高精度时钟类芯片输出脉冲时间间隔检测装置。

背景技术

常用的时钟类芯片是通过两路通道输出一定脉宽的脉冲来驱动机械式钟表计时，时钟类芯片的两路输出脉冲为异步时钟脉冲，两路通道脉冲时间间隔的精度即为钟表秒针走动的精确度，因此，确保时钟类芯片两路通道脉冲时间间隔的精度对于钟表计时至关重要。但是，时钟类芯片在设计和生产过程易受到设计方式和生产工艺的影响，如不可避免的出现正偏差、负偏差等，为保证机械式钟表计时的精确性，根据检测设备的检测数据，在后道工序中通过其它方式如晶振或机械结构的设计来及时校正时钟类芯片因设计方式和生产工艺造成精度的偏差。

常用的时钟类芯片检测设备如通用示波器，示波器对于毫秒至秒级别时间间隔的测量精度一般在小数点后4位即10US级别，而市场上对时钟类芯片的最低精度要求在小数点后5位即1US级别，通用示波器的检测精度已不能满足现有检测精度的要求。为进行高精度的检测，现有技术中有设计出集成度高、检测精度高的检测设备，高精度检测设备虽然能满足现有1US级别的检测精度，但是其成本较高、功能设计复杂，不利于生产控制及提高检测设备的利用率。

发明内容

本实用新型所要解决的技术问题是针对现有时钟类芯片检测设备存在检测精度低或高精度检测设备成本高、功能复杂的上述问题，提供了一种成本低、检测精度高的高精度时钟类芯片输出脉冲时间间隔检测装置。

为解决上述问题，本实用新型的技术方案是：

一种高精度时钟类芯片输出脉冲时间间隔检测装置，包括用于电平转换的信号预处理模块、用于计算时钟芯片脉冲时间间隔的计数模块及用于显示检测数据的显示模块，信号预处理模块、计数模块和显示模块顺次连接，所述信号预处理模块具有一电平转换单元，

所述信号预处理模块还包括将多路输入信号整合为单路输出信号的信号整合单元，信号整合单元至少具有两路输入信号和至少一路输出信号，两路输入信号分别为待测时钟芯片输出的两路异步时钟脉冲，一路输出信号为电平转换单元的输入信号；

所述计数模块包括主控单元、时钟单元和计数单元，主控单元分别与时钟单元、计数单元和电平转换单元相连，时钟单元与计数单元相连，计数单元包括第一计数子单元和第二计数子单元，第一计数子单元与第二计数子单元均具有控制输入端、触发输入端和溢出输出端，第一计数子单元的控制输入端与主控单元相连，第一计数子单元和第二计数子单元的触发输入端分别与电平转换单元相连，第一计数子单元的溢出输出端与第二计数子单元的控制输入端相连。

本实用新型中的信号整合单元为双输入单输出的信号整合，信号整合单元将时钟类芯片输出的双路异步信号整合成单路信号并输入到电平转换单元中，电平转换单元使单路信号转换成符合计数单元的电平信号，该电平信号发送到计数模块中进行计数和处理，并在显示模块中显示。采用单路信号进行计数并处理避免了待测时钟芯片的双路异步信号分别经电平转换单元处理后造成转换延迟的差异性，而单路信号在一段时间内能保持一定的延迟特性，可以显著的降低了信号误差的概率；同时，双路异步信号的信号发生需要由两个不同中断源的控制，不同中断源响应延迟存在差别，也增加了误差出现的概率，再者，不同中断源的控制也相对繁琐些，而单路信号采用单个中断源，不但控制简单而且误差概率低。本实用新型的计数单元采用两个计数子单元串联实现计数，如计数单元为32位的计数单元，则采用两个16位的计数子单元串联实现32位计数，因此，在保证检测精度的条件下，精度级别在100NS即小数点后7位，降低了检测装置的成本。两个计数子单元串联并由硬件操作完成，避免了软件介入而产生较大误差的可能，进一步保证了检测设备的检测精度。

利用本实用新型在时钟类芯片的设计生产阶段中进行脉冲时间间隔的检测，能精确的得出检测数据，及时计算出脉冲时间间隔偏差范围，同时可明确时钟类芯片后道工序的修改方向。在实际使用过程中，通过小批量的抽样检测，即可检测出精确的数据供设计人员参考，便于设计人员及时修正因生产工艺等造成的误差，大幅度的降低了生产成本。

相比较于现有技术，本实用新型的高精度时钟类芯片输出脉冲时间间隔检测装置一方面能迅速的检测出时钟类芯片的输出脉冲时间间隔，为芯片设计人员在设计初期提供精确数据参考，以便校正由于生产工艺带来的偏差，另一方面，本实用新型采用了两个串联的计数子单元，在不降低检测精度的前提下节约了企业的设备采购及维护成本。