[实用新型]一种新型薄膜混合集成电路成膜基片

说明书

所属技术领域：本实用新型涉及一种薄膜混合集成电路产品中成膜基片的组成结构，尤其是在薄膜成膜基片的同一平面上集成了多个方阻的薄膜电阻。这种成膜基片由同一平面上集成的多方阻薄膜电阻和互联导带膜构成。这种结构能大大提高薄膜混合集成电路产品的集成度，提高产品的组装密度，提高产品可靠性。

背景技术：混合集成技术按成膜工艺划分有两大类，即薄膜混合集成技术和厚膜混合集成技术。这两种技术与半导体集成技术相比较，由于混合集成电路产品设计灵活、生产周期短、成本低而得到广泛应用。

无论是厚膜混合集成还是薄膜混合集成，目前主要集成的是膜式电阻。混合集成电路产品的构成是：在集成了膜式电阻和互联导带的成膜基片上，采用粘接工艺将外贴半导体芯片和不能集成的片式无源元件粘接在成膜基片上，再采用微丝键合工艺进行元件间的互联及电路的引出，组装成具有电特性的混合集成电路产品，所以成膜基片是混合集成电路产品的关键核心部件。

厚膜成膜基片的制造工艺是采用丝网印刷和高温烧结工艺在陶瓷基片上形成厚膜电阻和厚膜互联导带，构成厚膜成膜基片。厚膜工艺可以采用不同方阻的厚膜电阻浆料，通过多次丝网印刷和高温烧结，在基片的同一平面上集成多方阻厚膜电阻。

薄膜成膜基片的制造工艺则是采用真空蒸发或溅射工艺将电阻材料和互联导体材料沉积在基片上，形成电阻薄膜和互联导体薄膜，再采用光刻工艺形成电阻图形和互联导带，构成薄膜成膜基片。

由于膜式电阻的结构和成膜工艺的制约，目前薄膜集成技术只能在基片的同一平面上沉积一种电阻材料(即单一方阻)的电阻薄膜，实现一种电阻材料(单一方阻)薄膜电阻的集成，这是目前薄膜集成技术的一个缺陷。薄膜混合集成技术的这一缺陷，反映在薄膜混合集成电路产品的构造上的缺陷是：

1、薄膜混合集成电路产品的成膜基片的构造，仅由单一方阻的薄膜电阻和互联薄膜导带构成。

2、由于成膜基片上只能集成单一方阻的薄膜电阻，这一构造的缺陷带来薄膜混合集成电路产品的组装结构缺陷是往往需要将不能集成的电阻采用片式电阻进行外贴组装。

以上产品构造上的缺陷产生的后果是：

A、薄膜混合集成电路产品的集成度下降；

B、由于需采用外贴片式电阻进行组装，需要与之匹配的粘接工艺和键合互联工艺，增加了组装工艺的复杂度，增加了产品体积和重量；

C、以上二者综合作用是产品整体可靠性下降、体积增加、产品成本上升。

另外，值得提出的是：这种在衬底的同一平面上集成电阻方阻的单一性，给薄膜混合集成的应用带来一定的局限性，特别是当要集成化的产品电路复杂，电路中电阻元件数量多，阻值分散，阻值跨度大的情况下采用单一方阻的薄膜电阻无法将电路中所有的电阻元件全部集成化。在这种情况下，只能是根据产品电路中电阻元件的阻值情况，选用一种方阻材料成膜，集成电路中部分电阻，而其余不能实现集成的电阻元件，则采用片式电阻进行表面组装，这样来实现整个产品的薄膜混合集成。这种做法的结果是降低了产品的集成化程度，增加了产品体积，增加了外贴元件的数量和相应焊接点，因而降低了整个产品的可靠性，从而在一定程度上局限了薄膜混合集成技术的应用范围。

为了克服现有在薄膜混合集成电路产品的成膜基片同一平面上只能集成单一方阻薄膜电阻的结构缺陷，为了进一步提高薄膜成膜基片上薄膜电阻的集成度，扩大薄膜混合集成电路的应用范围，本实用新型提供一种新型的薄膜混合集成电路产品成膜基片结构。这种新型薄膜混合集成电路产品的成膜基片，由同一平面上集成了多个方阻的薄膜电阻和互联导带构成。

本实用新型解决其技术问题所采用的技术方案是：在基片上沉积(涂覆)金属薄膜(或介质薄膜)制作隐性掩膜，进行隔离或保护，实现在基片的同一平面上集成多个方阻的薄膜电阻并进行互联。

本实用新型的有益效果是：该技术方案实施后，薄膜混合集成电路产品构造得到了优化，改进：

A、薄膜混合集成电路产品的成膜基片构造，由单一方阻薄膜电阻与互联薄膜导带构成，改进为多方阻薄膜电阻与互联薄膜导带构成，薄膜混合集成电路产品的集成度提高了；

B、由于在衬底的同一平面上能集成多方阻薄膜电阻，使目前常用的低、中、高方阻的薄膜电阻都得以能在同一平面上集成。薄膜混合集成电路产品组装结构中将不再需要外贴片式电阻以及相关的粘接工艺和键合互联工艺；

C、由于薄膜混合集成电路产品集成度提高，以及组装结构、组装工艺得到了优化，薄膜混合集成电路产品封装结构也得到改进，外壳尺寸(形状)发生改变，体积缩小，重量减轻，可靠性也大幅提高。