[实用新型]阵列基板和显示装置

说明书

技术领域

本实用新型涉及显示领域，尤其涉及一种阵列基板和设置有该阵列基板的显示装置。

背景技术

在阵列基板的制作过程中，为提高成品率及降低损失，需要及时对产品进行检测，反馈并利用激光方法修复等。如图1所示，针对可能存在的布线不良，形成栅线12时，会在阵列基板的边缘一并形成一与栅线12相连的测试线11；形成数据线13时，也需要在边缘形成与数据线13相连的测试线11(测试线DO和测试线DE)，各测试线11在测试端口14处利用接触探针等与外部测试设备15相连，从而实现测试信号加载。

具体地，在完成栅金属层刻蚀，形成栅线12以及与栅线12相连的测试线11后，下一步一般采用等离子增强化学气相沉积(Plasma EnhancedChemical Vapor Deposition，PECVD)方法形成栅绝缘层，发明人发现：在形成栅绝缘层的工艺过程中，栅线12与测试线11相连区域(称为：栅线连接区，Gate pad bar)，尤其是栅线12与测试线11的连接处，容易发生电弧放电现象，导致该位置的测试电路被烧毁，从而出现在阵列基板完成后无法利用阵列测试(Array Tester)设备测试或测试异常的情况，最终会影响产品的良品率。

实用新型内容

本实用新型所要解决的技术问题在于提供一种阵列基板和设置有该阵列基板的显示装置，可减少信号线与测试线连接区域在后继生产流程中发生电弧放电的机率，确保测试线的正常形成，以及测试的正常进行，从而提高良品率。

为达到上述目的，本实用新型的实施例采用如下技术方案：

一种阵列基板，包括：用于提供显示信号或控制信号的信号线；以及与所述信号线相连，用于测试所述信号线是否布线不良的测试线；还包括：设置在所述信号线上方的绝缘层，

所述测试线设置在所述绝缘层上；

位于所述测试线与所述信号线之间的各层上设置有过孔，所述测试线通过该过孔与所述信号线相连。

可选地，所述信号线为栅线或者数据线。

可选地，所述测试线的材质为透明导电材料。

可选地，所述测试线与透明电极位于同一层，

所述透明电极为像素电极或者公共电极。

进一步，可选地，所述阵列基板还包括：

冗余测试线，与所述信号线位于同一层，

所述冗余测试线的线宽比所述信号线的线宽小。

可选地，所述冗余测试线的线宽小于等于3微米。

可选地，所述冗余测试线的材质为金属。

进一步地，所述阵列基板还包括：

测试端口，与所述信号线位于同一层。

本实用新型还提供一种显示装置，包括：所述的任一阵列基板。

本实用新型提供了一种阵列基板和设置有该阵列基板的显示装置，

将测试线设置在绝缘层上，并通过过孔将信号线与测试线相连。以栅线信号线为例，具体地：修改掩膜板结构，在栅金属层刻蚀过程中不设置与栅线相连的测试线，这样在PECVD方法沉积栅绝缘层过程中，因不存在测试线，原本在栅线与测试线相连区域发生的电弧放电现象也不会发生，而栅金属层的电学测试采用的是Gate OS设备(Gate Open/Short Tester，断/短路测试机)，Gate OS设备为一种测试像素区信号线是否存在open(断路)或者short(短路)设备，其测试范围只限于像素区，采用的测试方法为OS设备，其测试原理为采用非接触电容感应方式在像素区信号线一端加载信号，在另一端检测所接收信号有无异常变化来确认像素区中信号线是否正常，故不需要外加的测试线也能正常测试；然后，继续后继流程，在沉积钝化层后的刻蚀工艺中刻蚀出过孔，最后沉积透明导电膜并刻蚀形成测试线，最终通过过孔，实现栅线与测试线的连通，使整个阵列基板具备了阵列测试能力。因此，本实用新型中的阵列基板和显示装置，既能确保正常形成测试线以及正常进行测试，提高良品率，又不影响阵列基板的整个工艺流程及现有的测试流程。

附图说明

图1为现有阵列基板的测试示意图；

图2为本实用新型实施例一中阵列基板的剖面结构示意图一；

图3为本实用新型实施例一中阵列基板的剖面结构示意图二；

图4为本实用新型实施例一中阵列基板的栅极金属层刻蚀后的图案示意图；

图5为本实用新型实施例一中阵列基板的栅线及其测试线的连接示意图；

图6为本实用新型实施例二中阵列基板的栅极金属层刻蚀后的图案示意图；