[实用新型]一种双极性归零码编解码及收发装置

说明书

技术领域

本实用新型涉及信息传输技术领域，特别是一种双极性归零码编解码及收发装置。

背景技术

测井技术发展到今天，已经发生了很大的变化：一是由模拟测井技术发展到了数字测井技术；二是由数字测井技术发展到了数控测井技术。近年来，测井系统中需要传送的数据信息量越来越大，为此必须解决数据的高速传输与正确接收两个问题，如相关编码技术、缆芯多路复用技术、基带均衡技术等用以提高数据传输速率和降低误码率。在测井数据传输系统中，由于双极性归零码既能提供足够的定时分量，又无直流漂移，编码过程相对简单，因而双极性归零码是测井数据传输中常用的编码方式之一。

目前，传统的双极性归零码的编解码一般采用专用芯片电路实现，数据的串/并转换和信号的合成都通过硬件电路实现。但电路时序比较复杂，实现编解码器和单片机的接口需要添加大量的逻辑电路，给电路设计和调试带来很多困难。

实用新型内容

本实用新型为解决公知技术中存在的技术问题而提供一种构造简单便于调试的一种双极性归零码编解码及收发装置。

本实用新型为解决公知技术中存在的技术问题所采取的技术方案是：一种双极性归零码编解码及收发装置，包括依次连接的解码接收模块、编解码处理模块和编码发送模块，所述编解码处理模块包括单片机单元，所述编码发送模块包括同步触发单元，所述单片机单元生成编码时钟信号输出至所述同步触发单元的触发驱动端。

所述单片机单元包括CPU、输入/输出端口和多个定时/计数器，所述单片机单元还包括与所述定时/计数器一一对应的计数寄存器、输出比较寄存器和比较器，所述计数寄存器存储所述定时/计数器的计数值并输出计数值至所述比较器，所述输出比较寄存器存储所述定时/计数器的设定值并输出设定值至所述比较器，所述比较器在计数值和设定值数据匹配相等时产生一个中断申请信号至所述CPU，并输出信号至所述输入/输出端口生成编码时钟信号，所述输入/输出端口与所述解码接收模块和所述编码发送模块相连。

所述编码发送模块还包括驱动单元，所述驱动单元包括第一运算放大器U14以及由第一三极管Q1和第二三极管Q2组成的互补推挽电路，所述同步触发单元的输出端与所述第一运算放大器U14的输入端相连，所述第一运算放大器U14的输出端分别与所述第一三极管Q1的基极和所述第二三极管Q2的基极相连。

所述解码接收模块包括依次连接的去干扰电路、放大电路和TTL电平输出电路。

所述去干扰电路包括依次连接的分压电路和滤噪电路，所述分压电路包括串联的多个电阻，所述滤噪电路包括两个反向并联的第一二极管D1和第二二极管D2，所述滤噪电路的输出与所述放大电路的输入端相连。

所述放大电路包括第二运算放大器U15。

所述TTL电平输出电路包括反相器U16、第三二极管D3、第四二极管D4和第三三极管Q3，所述放大电路的输出端与所述反相器的输入端及所述第三二极管D3的P极相连，所述反相器的输出端正向串接所述第四二极管D4后与所述第三二极管D3的N极相连，共同输出信号至所述第三三极管Q3的基极，所述第三三极管Q3的集电极输出TTL电平信号。

所述单片机单元包括AVR系列单片机。

所述同步触发单元包括双D触发器。

所述双D触发器为74HC74型触发器。

本实用新型具有的优点和积极效果是：本实用新型由单片机，双D触发器构成的同步触发电路和运算放大器等组成，单片机内部集成了定时/计数器和比较器，定时/计数器和比较器在时间匹配后可以触发单片机的输入/输出端口的引脚翻转，从而产生编码时钟，该编码时钟触发后级的双D触发器，从而产生双极性归零信号，可以消除电缆分布电容的影响；采用单片机加上同步触发电路来完成双极性归零码的编码操作；采用单片机数字锁相技术来实现解码操作；本实用新型可选用高速AVR等系列单片机，芯片功能集成度高，可替代并改进复杂的硬件设计，减少了硬件数量和体积，方便设计调试，并大大缩短了设计和调试时间，提高了系统的可靠性。

附图说明

图1为本实用新型的结构框图；

图2为双极性归零码波形图；

图3为编码发送模块的电路原理图；

图4为编码发送模块工作波形时序图；

图5为解码接收模块的电路原理图；

图6为解码接收模块工作波形时序图。