[实用新型]一种立体封装MRAM存储器有效

专利信息
申请号: 201220515592.7 申请日: 2012-09-29
公开(公告)号: CN203103291U 公开(公告)日: 2013-07-31
发明(设计)人: 颜军;黄小虎 申请(专利权)人: 珠海欧比特控制工程股份有限公司
主分类号: H01L23/498 分类号: H01L23/498
代理公司: 广东秉德律师事务所 44291 代理人: 杨焕军;田学东
地址: 519080 广东省珠*** 国省代码: 广东;44
权利要求书: 查看更多 说明书: 查看更多
摘要:
搜索关键词: 一种 立体 封装 mram 存储器
【说明书】:

实用新型涉及存储设备,尤其涉及一种立体封装MRAM存储器。

目前,很多印刷电路板(PCB)上都需要装有MRAM存储芯片,由于每一MRAM存储芯片的容量有限,如果在某一应用是要使用很大的MRAM存储空间,那么就要扩充印刷电路板的面积,然后在上面贴置多个MRAM存储芯片。

由于在一些特定场所,对某些使用印刷电路板的设备所占用的平面空间有一定的限制,可能就需要降低印刷电路板的平面面积;这样的话,相对较难地扩充印刷电路板(PCB)上的MRAM存储空间。

本实用新型要解决的技术问题是提供一种立体封装MRAM存储器,其能相对降低占用印刷电路板的平面空间。

上述技术问题通过以下技术方案实现:

一种立体封装MRAM存储器,包括多个MRAM芯片,其特征在于,还包括从下至上进行堆叠的多个印刷电路板,所述多个印刷电路板包括一引脚印刷电路板及位于所述引脚印刷电路板上方的至少两块置放印刷电路板,引脚印刷电路板上设有用于对外连接的引脚,多个MRAM芯片设于置放印刷电路板上但不全设于同一置放印刷电路板上;所述堆叠的多个印刷电路板经灌封、切割后在周边上露出印刷电路线,并在外表面设有镀金连接线;镀金连接线将所述多个印刷电路板上露出的印刷电路线进行关联连接以形成:多个MRAM芯片并联连接,引脚印刷电路板的引脚作为立体封装MRAM存储器的对外接入信号与对外输出信号的物理连接物。

多个SRAM芯片成并联连接,是指能使最终形成的立体封装SRAM存储器的存储容量为多个SRAM芯片的存储容量的累加总和。

所述置放印刷电路板的数量少于或等于所述MRAM芯片的数量,每个置放印刷电路板上至少设有一个MRAM芯片。

所述置放印刷电路板的数量少于或等于所述MRAM芯片的数量,每个置放印刷电路板上至少设有一个MRAM芯片。

所述MRAM芯片的数量与置放印刷电路板的数量相同。

所述MRAM芯片均采用存储容量为4Mb、数据总线宽度为8位、44个引脚的塑料封装MRAM芯片。

所述MRAM芯片均采用存储容量为4Mb、数据总线宽度为8位、44个引脚的塑料封装MRAM芯片。

所述多个MRAM芯片的地址总线、读信号线、写信号线分别复合。

所述多个MRAM芯片的数据总线分别复合。

由上述技术方案可见,本实用新型利用多块置放印刷电路板来置放MRAM芯片,然后通过堆叠、灌封、切割后在外表面设置镀金连接线以将置放印刷电路板和引脚印刷电路连接成一个立体封装MRAM存储器。可见,本实用新型通立体封装方式避免在一个印刷电路板上进行并置所有MRAM芯片,减少了占用印刷电路板的平面空间,从而减少了印刷电路板的平面空间,尤其适合应用于航空、航天领域。

图1为实施例一的本实用新型的截面图;

图2为实施例一的本实用新型的五个MRAM芯片连接示意图;

图2为实施例一的本实用新型的五个MRAM芯片连接示意图;

图3为实施例一的本实用新型的俯视示意图;

图4为实施例二的本实用新型的截面图;

图5为实施例二的本实用新型的四个MRAM芯片连接示意图。

实施例一

如图1和图2所示,本实施例提供的一种立体封装MRAM存储器,包括从下至上进行堆叠的六个印刷电路板:一设有用于对外连接的引脚11的引脚印刷电路板1,一贴装有MRAM芯片21的第一置放印刷电路板2,一贴装有MRAM芯片31的第二置放印刷电路板3,一贴装有MRAM芯片41的第三置放印刷电路板4,一贴装有MRAM芯片51的第四置放印刷电路板5,及一贴装有MRAM芯片61的第五置放印刷电路板6;MRAM芯片21、31、41、51、61均采用存储容量为4Mb、数据总线宽度为8位的TSOP‑44(44个引脚)的塑料封装MRAM芯片;堆叠的六个印刷电路板经灌封、切割后在周边上露出印刷电路线,并在外表面设有镀金连接线7;镀金连接线7将印刷电路板上露出的印刷电路线进行关联连接以形成一个存储容量达20Mb、数据总线宽度达40位、引脚封装为TSOP‑84(84个引脚)封装的立体封装MRAM存储器:五个MRAM芯片成并联连接,引脚印刷电路板1的引脚11作为立体封装MRAM存储器的对外接入信号与对外输出信号的物理连接物。

其中,五个MRAM芯片的地址总线、#G读信号线、#W写信号线分别复合;五个MRAM芯片的片选信号线、数据总线是并置。

本立体封装MRAM存储器的制备过程如下:

下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于珠海欧比特控制工程股份有限公司,未经珠海欧比特控制工程股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/pat/books/201220515592.7/2.html,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top