[实用新型]终端匹配电路

说明书

技术领域

本实用新型涉及电子技术领域，特别是指一种终端匹配电路。

背景技术

随着数字电路时钟速度的提高，信号完整性（SI）已成为越来越关心的问题。当电路中信号能以要求的时序、持续时间和电压幅度到达负载集成芯片（IC）时，该电路就有很好的信号完整性。当信号不能正常响应时，就出现了信号完整性问题。例如误触发、阻尼振荡、过冲、欠冲等信号完整性问题都会造成时钟间歇振荡和数据出错。在实际的印刷电路板（PCB板）上的导线具有电阻、电容和电感等电气特性，驱动器的输出阻抗通常小于PCB板互联信号线的特征阻抗，而PCB板互联信号线的特征阻抗一般来说也小于接收器的输入阻抗。这种阻抗的不连续性就会导致设计系统中信号反射的出现。在高速数字电路设计中，PCB板线路上的电容和电感会使导线等效于一条传输线。传输线上的阻抗会使信号达不到规定的电压幅度，线路阻抗与外接负载不匹配会产生信号反射现象，这些都会引起信号完整性问题。一般来说减少信号完整性问题的常用方法是在传输线上增加端接元件。端接元件是一些无源元件，如电阻和电容。终端匹配技术就是利用这些元件在传输线和负载问实现阻抗匹配从而防止SI问题。电阻可以用来匹配传输线阻抗与接收器的阻抗，而电容则可以用来限制电压的变化从而削弱阻尼信号的能量。最常见的无源终端匹配技术包括并行连接的终端匹配技术、戴维南终端匹配技术、串行连接的终端匹配技术以及直流电（AC）终端匹配技术。

而并联终端匹配技术的缺点在于终端匹配电阻会带来直流功耗，另外并联终端匹配也会降低信号的高输出电平。戴维南终端匹配的终端匹配电阻中有静态的直流功耗，且传输线上的电压也就等于三态总线上的戴维南电压，对于互补金属氧化物半导体（CMOS）逻辑器件来说同样会导致更高的功耗。串行连接的终端匹配电阻则增加了驱动器的输出阻抗。AC终端匹配技术的缺点是信号线上的数据可能出现时间上的抖动，因此在设计系统时序的余量时需要将这一时间抖动考虑在内以确保设计的系统能够正常运行。

实用新型内容

有鉴于此，本实用新型的目的在于提出一种终端匹配电路，可实现简单有效的终端匹配。

基于上述目的本实用新型提供的一种终端匹配电路，包括两条并联传输线路和至少四个二极管；所述第一传输线路负载输入端同时连接第一二极管正极和第二二极管负极，所述第一二极管负极连接电源，所述第二二极管正极接地；所述第二传输线路负载输入端同时连接第三二极管正极和第四二极管负极，所述第三二极管负极连接电源，所述第四二极管正极接地。

在一个实施例中，所述的第一、第二、第三、和第四二极管均为肖特基二极管。

在另一个实施例中，所述第一传输线路负载输入端串联第一电阻，所述第二传输线路负载输入端串联第二电阻。

在另一个实施例中，所述第一传输线路负载输入端和所述第二传输线路负载输入端之间串联第三电阻。

本实用新型还提供了一种终端匹配电路，包括两条并联传输线路和至少两个二极管；所述第一传输线路负载输入端和所述第二传输线路负载输入端分别连接至少一个二极管的正极，所述二极管的负极连接电源。

在一个实施例中，所述二极管均为肖特基二极管。

在另一个实施例中，所述第一传输线路负载输入端和所述第二传输线路负载输入端之间串联第三电阻。

本实用新型还提供了一种终端匹配电路，包括两条并联传输线路和至少两个二极管；所述第一传输线路负载输入端和所述第二传输线路负载输入端分别连接至少一个二极管的负极，所述二极管的正极接地。

在一个实施例中，所述二极管均为肖特基二极管。

在另一个实施例中，所述第一传输线路负载输入端和所述第二传输线路负载输入端之间串联第三电阻。

从上面所述可以看出，本实用新型提供的终端匹配电路，低功耗高效率的实现了终端匹配；且实现电路简单。

附图说明

图1为本实用新型提供的终端匹配电路实施例1的电路示意图；

图2为本实用新型提供的终端匹配电路实施例2的电路示意图；

图3为本实用新型提供的终端匹配电路实施例3的电路示意图。

具体实施方式

为使本实用新型的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本实用新型进一步详细说明。