[实用新型]使用数据采样的高精度运算放大器

说明书

技术领域

本发明涉及到运算放大器，特别一种使用数据采样以补偿电路偏移的高精度运算放大器。 

背景技术

运算或差分放大器在两个输入信号差值的基础上提供一个放大的输出值。为了确保精确的输出信号，电路中的偏移必须最小化或必须对其提供补偿。传统的双极型运算放大器需要匹配的元件以确保输出信号准确，而传统的CMOS斩波稳零运算放大器提供偏置电压以补偿电路偏移。在建立偏置电压时，采用数据采样技术，周期地将两个输入短路且闭合放大回路使输出为零。负载晶体管的偏置电压由电容存储，并在输入采样阶段提供。采样时的频率比连续输出信号时的频率高得多。 

然而，传统的CMOS斩波稳零放大器有一些固有的问题。为了调节正面和负面的偏移，每个CMOS晶体管对中N沟道负载晶体管的源极电压必须高于连接到N沟道晶体管的负输入电压。因此，一个电阻需要被串联在负载晶体管与负电源间，这无疑增加了功耗。此外，第二阶段的放大器波动接近负电源电压，因此必须保持第二阶段晶体管的电流较小。然而，由于这一级电路驱动较大的外部电容，所以首次接通电源后，放大器达到零状态所需的时间极长。同样，过载恢复所需时间也很长。 

此外，为了尽量减小噪声，N沟道晶体管的面积被做得很大。N沟道晶体管通常制作在N基底上形成的P阱上，P阱和N基底间形成的二极管在高温下会有一个大的漏电流，这将导致电容放电。而这个电容放电可能导致大的偏移误差。 

发明内容

因此，本发明的目的是改进传统的CMOS斩波稳零差分放大器，形成一种使用数据采样以补偿电路偏移的高精度运算放大器。 

本发明的一个特点是提供平行于放大器第一阶段中N沟道负载晶体管的晶体管。 

简言之，一种使用数据采样的高精度运算放大器包括两个CMOS晶体管对和两个N沟道晶体管，这两个N沟道晶体管分别平行于一个CMOS晶体管对中的负载晶体管。其中一个N沟道晶体管的栅极施加偏置电压，并且电容为另一个N沟道晶体管提供偏移校正电压。当放大器的输入短路时，上述偏移校正电压迫使放大器的输出为零。 

使用数据采样的高精度运算放大器中第一个CMOS晶体管对包括第一个P沟道晶体管和第一个N沟道负载晶体管，并且它们串行连接，每个晶体管有一个源极，栅极和漏极；第二个CMOS晶体管对包括第二个P沟道晶体管和第二个N沟道负载晶体管，并且它们串行连接，每个晶体管有一个源极，栅极和漏极；第一和第二个P沟道晶体管的源极相连且施加一个正电压；第一和第二个N沟道负载晶体管的源极相连且施加一个负电压；第一个输入施加到第一个P沟道晶体管的栅极；第二个输入施加到第二个P沟道晶体管的栅极；第一和第二个N沟道负载晶体管的栅极相连，并且与第一个P沟道和第一个N沟道负载晶体管的漏极分别互连。第三个N沟道晶体管连接在上述正电压和负电压之间，并且其栅极与第二个P沟道和第二个N沟道负载晶体管的漏极分别互连；电容选择性地连接到第三个N沟道晶体管的漏极；第四个N沟道晶体管平行于上述第一个N沟道负载晶体管且第五个N沟道晶体管平行于上述第二个N沟道负载晶体管。 

根据下面更详细的描述和附图说明，本发明的目的和特点将更容易被理解。 

附图说明

图1是一种传统的CMOS斩波稳零运算放大器的电路原理图。 

图2是一种根据本发明得到的使用数据采样的高精度运算放大器的电路原理图。 

具体实施方式

图1是一种传统的CMOS斩波稳零运算放大器的电路原理图，如英特锡尔的ICL7650。第一个CMOS晶体管对包括一个P沟道晶体管10和一个N沟道负载晶体管12。第二个CMOS晶体管对包括一个P沟道晶体管14和一个N沟道负载晶体管16。晶体管10和14的源极施加一个正电势，N沟道负载晶体管12和16的源极施加一个负电势。放大器的正输入施加到晶体管10和14的栅极。晶体管12的漏极连接到晶体管12和16的栅极，放大器的输出通过晶体管18连接到晶体管16的漏极。 

在斩波稳零放大器周期的归零部分，输入短路并且输入阶段的反馈路径20闭合，使其偏移为零。电容器22存储零电压以在采样周期期间使用。在采样周期中，反馈路径20断开，归零放大器用来放大差分输入电压。然而连续的输出将导致归零周期和采样周期之间的切换频率比信号频率高得多。 

图1中的电路有一些限制。首先，为了调节正偏移和负偏移，晶体管12和16的源极电压必须高于负电源电压。这是通过连接在负载晶体管的源极与负电源之间的电阻24上的偏置电流实现的。然而，电阻24增加了放大器的功耗并且必须增加引脚Creturn。外部电容必须返回到这一点以保持放大器的噪声较低。