[实用新型]无线视频/音频数据传输系统

说明书

技术领域

本实用新型是关于无线视频/音频数据传输系统，其能够调整锁相环(Phase-Locked Loop，或简称PLL)的参数，本实用新型特别是关于通过调整位于该解码模块的锁相环，从而使无线视频/音频数据传输系统能够同步从视频/音频数据流传输过来的时脉参考信息的速率。 

背景技术

随着对数字无线视频/音频数据的需求日益增加，如何有效控制在无线视频/音频发射接收系统中的数据传输问题也愈来愈重要。由于视频/音频数据传输量随着需求而不断增长，处理大量的视频/音频信息传输也变得越来越困难。在公知技术中，数据流(data streams)包括视频、音频、时序信息和控制数据，其是在封包后作为一个复合的整体而被传送。根据不同的标准，如：MPEG-1、MPEG-2、MPEG-4、H.264/AVC和其他，这些数据、控制数据、时序信息和其他信息可编排成各种特定的格式。 

为了满足高清晰度的要求，高清晰度多媒体接口(HDMI)接收器通常用于高清晰度电视。HDMI接收器支持25MHz至165MHz范围的输入参考时脉频率。HDMI是一种能够传输未压缩的数据流的视频/音频接口。通常情况下，HDMI是作为任何兼容的数位视频/音频源(video/audio source)间的接口，这些兼容的数字视频/音频源例如为一机顶盒、一DVD播放器、一个人计算机、一视频游戏机，或一音频视频(AV)接收器、和一兼容的数字音频和/或视频显示器或监视器，如高清晰度电视(HDTV)。 

时序信息是视频/音频数据流的一个重要组成部分，其是用来同步视频和音频数据的译码和显示。例如，MPEG以时间戳(timestamp)或时脉参考(clock reference)来定义时序信息。MPEG标准允许编码器有选择性地调整时间戳的传输速率，以履行其编码功能。时间戳之间的时间间隔不能超过指定的范围 是其中一限制。另一方面，时序信息对于重现经过无线传输的实时视频/音频数据流是相当重要的。 

在公知的视频译码器中，例如H.264/AVC视频译码器，用于帧缓冲(frame buffering)的快取内存通常例如以片外DDR内存(off-chip DDR memory)的形式存在。因此，所述DDR内存会增加成本和集成电路的占位面积(footprint)。通常情况下，在DDR内存中只有存储经过完全处理或译码的像素数据，而非将帧数据(frame data)存储在压缩域(compressed domain)。视频播放通常是以每秒30帧且显示分辨率为720p或1080p的方式进行播放。由于做为帧缓冲的内存有限，因此只有少数的视频帧数据可以存储在DDR内存中。 

如上所述，通过在接收端加入更多外部的内存容量(通常是以外接DDR的型式)，可满足快取缓冲器或帧缓冲器(frame buffer)的需求，以促进显示功能。通常，对于传统的视频译码器来说，编码与译码间的延迟会超过100毫秒。 

锁相环是电子电路的一种，其可以检测输入信号的频率并使一电压控制振荡器(Voltage-Controlled Oscillator，或简称VCO)的输出频率与输入信号的频率相匹配，以达到同步化的效果。锁相环是将其参考频率乘以一整数比而得到所需的输出频率。由于倍频(frequency multiplication)是准确的，故能使锁相环的输出频率精确的锁定到参考频率。因此，如果参考频率产生变化，其输出频率也会准确的随其变化。传统的锁相环(PLL)通常包括一个参考分频器(reference divider)、鉴相器(phase detector)、电荷泵(charge pump)、环路滤波器(loop filter)、电压控制振荡器、和反馈分频器(feedback divider)。为了增加额外的灵活性，通常会添加一后置分频器(post divider)。在锁相环运作时，是将电压控制振荡器的速度调整得更快或更慢，以响应在鉴相器的输入端所取得的输入时脉和反馈时脉。当反馈分频器和参考分频器的分频比的值愈小，鉴相器因时脉信号而被校正的速率就愈高。 

由于传统的无线视频/音频发射接收系统的视频译码模块需要有一个外接DDR内存来实现该无线视频/音频发送接收系统的正常运作，故有其改善的空间。 

实用新型内容

本实用新型的一目的是提供一无线视频/音频数据传输系统，其能够调整多个锁相环参数，以同步一译码模块的一数据流中的时脉参考信息的传输速率。 

本实用新型的另一目的是提供一无线视频/音频数据传输系统，其能够调整多个锁相环参数，以同步一编码模块的数据流中的时脉参考信息的传输速率。