[实用新型]多频时钟控制式逻辑信号产生装置

说明书

技术领域

本实用新型有关于一种电子电路技术，特别是有关于一种多频时钟控制式逻辑信号产生装置，其可利用多个不同频率的时钟信号来于特定时段输出一预定的逻辑信号。

背景技术

于逻辑电路的设计及应用上，常有需要于一特定的时间点产生一些特定的时间长度的脉波信号，以利用此脉波信号来作为逻辑控制信号，藉以用来致能某些逻辑状态或启动其它的逻辑电路进行预定的操作功能。基本上，逻辑电路中有关于逻辑控制信号的产生时间点及其持续时间长度均受控于固定的时钟信号(clock signal)来作为定时的参考。

然而于某些特殊的逻辑电路应用上，有些逻辑控制信号的产生时间点及持续时间长度可能需要2或2个以上具有不同的频率及周期的时钟信号来作为定时的参考。于此种逻辑电路的设计上，由于须考虑到此些不同的频率及周期(即脉宽)的时钟信号之间的同步及交互关系，因此会需要利用到较多的暂存器及逻辑电路元件，使得电路架构变得较为复杂。

实用新型内容

鉴于以上所述现有技术的缺点，本实用新型的主要目的便是在于提供一种多频时钟控制式逻辑信号产生装置，其可利用较先前技术更为简单的逻辑电路架构来提供一多频时钟控制式的逻辑信号产生功能。

于实体的电路架构上，本实用新型的多频时钟控制式逻辑信号产生装置至少包含:(a)一第一切换模块，其具有一第一输入端、一第二输入端、一输出端、和一切换信号输入端；且其第一输入端用以接收一第一输入信号，其第二输入端用以接收一第二输入信号，而其切换信号输入端则用以接收一切换信号；且其可受控于该切换信号而选择性地将其输出端连接至其第一输入端和第二输入端其中之一，藉此而令其输出端输出该第一输入信号和该第二输入信号其中之一；(b)一第二切换模块，其具有一第一输入端、一第二输入端、一输出端、和一切换信号输入端；且其第一输入端用以接收一第一时钟信号，其第二输入端用以接收一第二时钟信号，而其切换信号输入端则用以接收该切换信号；且其可受控于该切换信号而选择性地将其输出端连接至其第一输入端和第二输入端其中之一，藉此而令其输出端输出该第一时钟信号和该第二时钟信号其中之一；以及(c)一S-R式正反器，其具有一S输入端、一触发输入端、和一Q输出端；且其S输入端连接至该第一切换模块的输出端，其触发输入端连接至该第二切换模块的输出端，而其Q输出端则用以于不同的特定时段来分别输出该第一输入信号和该第二输入信号。

本实用新型的多频时钟控制式逻辑信号产生装置的特点在于采用一组切换模块来切换二个不同的时钟信号和二个不同的输入信号，并进而采用一正反器来从同一输出端于不同的特定时段来分别输出该二个不同的输入信号。此特点可令逻辑电路架构较先前技术更为简化。

附图说明

图1为一电路架构示意图，用以显示本实用新型的多频时钟控制式逻辑信号产生装置的电路架构；

图2为一信号时序示意图，用以显示本实用新型的多频时钟控制式逻辑信号产生装置所相关的所有信号的波形及时序关。

附图标号：

100    本实用新型的多频时钟控制式逻辑信号产生装置

110    第一切换模块

111    第一输入端

112    第二输入端

113    输出端

114    切换信号输入端

120    第二切换模块

121    第一输入端

122    第二输入端

123    输出端

124    切换信号输入端

130    S-R式正反器

131    S输入端

132    触发输入端

133    Q输出端

具体实施方式

以下即配合所附的图式，详细揭露说明本实用新型的多频时钟控制式逻辑信号产生装置的实施例。

图1即显示本实用新型的多频时钟控制式逻辑信号产生装置100的基本电路架构。如图所示，本实用新型的多频时钟控制式逻辑信号产生装置100至少包含:(a)一第一切换模块110；(b)一第二切换模块120；以及(c)一S-R式正反器130。