[实用新型]具有阶梯式多重不连续场板的LDMOS器件

说明书

技术领域

本实用新型涉及一种具有阶梯式多重不连续场板的LDMOS器件。 

背景技术

在功率LDMOS器件中，要求在满足源漏击穿电压BVdss的前提下，尽可能低降低器件的源漏导通电阻Rds，现有技术以降低器件的功率消耗来提高器件的工作效率。但是源漏击穿电压和导通电阻的优化要求却是相互矛盾的，在射频LDMOS功率器件中，常采用场板技术来缓和这一矛盾。但是常用的单一场板技术有着较大的局限性，因为场板的水平部分与半导体表面间的距离恒定，如图1所示，但是理想的场板要求场板与器件表面的距离不应是单一的。 

发明内容

本实用新型目的在于提供一种具有阶梯式多重不连续场板的LDMOS器件，其很好地缓解了源漏击穿电压与导通电阻的优化要求之间的矛盾，改善LDMOS器件的性能。 

为了解决现有技术中的这些问题，本实用新型提供的技术方案是： 

一种具有阶梯式多重不连续场板的LDMOS器件，包括半导体本体，半导体本体包括最下层的半导体衬底区、设于半导体衬底区上的半导体外延层以及最上层的半导体介质层，半导体外延层与半导体介质层之间形成有沟道区、漏漂移区，半导体介质层内设有沿沟道区延伸的栅以及从栅朝向漏漂移区的水平方向上依次设置的至少两个场板，与栅相邻的第一场板在漏漂移区上具有水平延伸，其余与栅不相邻的场板均为水平条状，场板之间均无覆盖，与第一场板相邻的第二场板与漏漂移区间的距离大于第一场板水平延伸部分与漏漂移区间的距离，其余水平条状场板与漏漂移区间的距离逐次递增。

对于上述技术方案，实用新型人具有进一步的优化措施。 

进一步，在位于栅的上方于半导体本体表面沉积有氧化层，在场板上方于前一氧化层表面同样沉积有氧化层，场板间的竖直间距等于氧化层的厚度，氧化层的厚度大于等于场板的厚度。 

进一步，所述至少两个场板之间的水平距离大于零。 

进一步，所述至少两个场板均位于半导体本体的漏漂移区的上方。 

作为优化，与栅相邻的第一场板在栅的至少一部分上延伸。 

作为优化，所述至少两个场板均可接正负电压或接地用于调节电场电荷，更确切地说是用于调节漏漂移区的电场电荷。 

更进一步，至少两个场板中的与栅不相邻的场板的前端具有L形的突起，但场板间的水平距离仍大于零。 

相对于现有技术中的方案，本实用新型的优点是： 

本实用新型所描述的具有阶梯式多重不连续场板的LDMOS器件，在所有其他器件结构参数相同的条件下，对于具有相同导通电阻的单重场板LDMOS器件和本实用新型的具有阶梯式多重不连续场板的LDMOS器件，多重场板LDMOS器件的源漏击穿电压要高于单重场板击穿电压（如在同等器件结构条件下，具有接地的单重场板LDMOS器件的源漏击穿电压为61V，而多重场板LDMOS器件的源漏击穿电压为73V）。在相同的源漏击穿电压要求下，运用多重场板的LDMOS器件可以增加N型漂移区的掺杂浓度，器件的导通电阻因而可以得到显著的改善。

附图说明

下面结合附图及实施例对本实用新型作进一步描述： 

图1为现有单重场板LDMOS器件的结构示意图；

图2为本发明具体实施例的结构示意图；

图3为本发明具体实施例的另一结构示意图；

图4为本发明具体实施例的又一结构示意图；

图5至图11为本发明实施例中LDMOS器件的加工方法的层板形成示意图；

图12为本发明实施例三类LDMOS器件的漏漂移区11中的电场分布；

其中：1、半导体本体；11、漏漂移区；12、P型重掺杂衬底区；13、P型外延层；14、P型掺杂连接或用导电物填充的沟槽；15、P型重掺杂源区；16、P型掺杂沟道区；17、N型重掺杂源区；18、N型重掺杂漏区；19、栅；110、漏欧姆接触区；111、源欧姆接触区；21、第一场板；22、第二场板；23、第三场板；210、导电层板；220、导电层板；3、半导体介质层；31、氧化层；32、氧化层；33、氧化层；。

具体实施方式

以下结合具体实施例对上述方案做进一步说明。应理解，这些实施例是用于说明本实用新型而不限于限制本实用新型的范围。实施例中采用的实施条件可以根据具体厂家的条件做进一步调整，未注明的实施条件通常为常规实验中的条件。 

实施例：