[实用新型]外置晶振电路

说明书

技术领域

本实用新型涉及电子电路技术领域，尤其涉及一种外置晶振电路。

背景技术

随着电子技术的发展，使得在电路设计中，对电路本身低功耗的要求也越来越高，因此，为了满足电路的低功耗要求，如何最大限度地减小芯片的外置晶振电路的功耗是电路设计时必须要考虑的问题之一。

实用新型内容

本实用新型的主要目的是提供一种外置晶振电路，旨在降低晶振电路的功耗。

为了达到上述目的，本实用新型提出一种外置晶振电路，该外置晶振电路包括晶振、晶振起振电路、放大整形电路及时钟信号输出端；其中：

所述晶振的一端与所述晶振起振电路的一输出端连接，且与所述放大整形电路的一输入端连接，所述晶振的另一端与所述晶振起振电路的另一输出端连接，且与所述放大整形电路的另一输入端连接，所述放大整形电路的输出端与所述时钟信号输出端连接。

优选地，所述晶振起振电路包括第一偏置电流输入端、第一NMOS管及第一电阻；其中：

所述第一NMOS管的漏极与所述第一偏置电流输入端连接，且分别与所述第一电阻的一端及所述晶振的一端连接，所述第一NMOS管的栅极分别与所述第一电阻的另一端及所述晶振的另一端连接，所述第一NMOS管的源极接地。

优选地，所述放大整形电路包括第二偏置电流输入端、第三偏置电流输入端、第二NMOS管、第三NMOS管、第一PMOS管及第二PMOS管；其中：

所述第一PMOS管的源极与所述第二偏置电流输入端连接，其漏极与所述第二NMOS管的漏极连接；所述第二NMOS管的栅极与所述晶振起振电路中的第一NMOS管的栅极连接，所述第二NMOS管的源极接地；所述第二PMOS管的源极与所述第三偏置电流输入端连接，其栅极与所述第一PMOS管的漏极连接，其漏极与所述时钟信号输出端连接，且分别与所述第三NMOS管的漏极及所述第一PMOS管的栅极连接；所述第三NMOS管的栅极与所述晶振起振电路中的第一NMOS管的漏极连接，所述第三NMOS管的源极接地。

优选地，该外置晶振电路还包括第一电容和第二电容；所述第一电容的一端接地，所述第一电容的另一端与所述晶振的一端连接；所述第二电容的一端接地，所述第二电容的另一端与所述晶振的另一端连接。

优选地，所述第一偏置电流输入端包括第一供电电源和第一恒流源；所述第一恒流源的输入端与所述第一供电电源连接，所述第一恒流源的输出端与所述第一NMOS管的漏极连接。

优选地，所述第二偏置电流输入端包括第二供电电源和第二恒流源；所述第二恒流源的输入端与所述第二供电电源连接，所述第二恒流源的输出端与所述第一PMOS管的源极连接。

优选地，所述第三偏置电流输入端包括第三供电电源和第三恒流源；所述第三恒流源的输入端与所述第三供电电源连接，所述第三恒流源的输出端与所述第二PMOS管的源极连接。

优选地，所述晶振起振所需的跨导值由所述第一NMOS管的宽长比和所述第一恒流源的输出电流决定。

本实用新型提出的外置晶振电路，通过由第一偏置电流输入端、第一NMOS管及第一电阻所构成的晶振起振电路对晶振进行起振，并且通过由第二偏置电流输入端、第三偏置电流输入端、第二NMOS管、第三NMOS管、第一PMOS管及第二PMOS管所构成的放大整形电路对上述晶振起振电路输出端的信号进行放大整形，输出一方波时钟信号给本实用新型外置晶振电路后续的芯片的时钟信号输入脚。本实用新型外置晶振电路能够降低电路的功耗，并且，本实用新型外置晶振电路还具有电路结构简单及成本低的优点。

附图说明

图1是本实用新型外置晶振电路较佳实施例的电路结构示意图。

本实用新型目的的实现、功能特点及优点将结合实施例，参照附图做进一步说明。

具体实施方式

以下结合说明书附图及具体实施例进一步说明本实用新型的技术方案。应当理解，此处所描述的具体实施例仅仅用以解释本实用新型，并不用于限定本实用新型。 

图1是本实用新型外置晶振电路较佳实施例的电路结构示意图。

参照图1，本实用新型外置晶振电路包括晶振X、晶振起振电路101、放大整形电路102及时钟信号输出端103。