[实用新型]基于CPU和FPGA/CPLD的音频重放系统

说明书

技术领域

本实用新型涉及音频处理技术领域，特别涉及一种基于CPU和FPGA/CPLD的音频重放系统。

背景技术

目前，随着高码率数字音乐越来越普及，国外已经实现了高码率数字音乐的购买功能，迫切需要一种能够对高码率音乐文件实现高保真的数字重放设备。同时随着CD音乐本身的一些缺陷（例如CD保存问题，好的介质存在成本较高的问题等），也迫切需要一种能够替代CD并在保证可以达到CD重放效果的同时并克服CD重放的本身缺陷的装置。

复杂可编程逻辑器件(Complex Programmable Logic Device，CPLD)，是从PAL和GAL器件发展出来的器件，相对而言规模大，结构复杂，属于大规模集成电路范围，是一种用户根据各自需要而自行构造逻辑功能的数字集成电路。其基本设计方法是借助集成开发软件平台，用原理图、硬件描述语言等方法，生成相应的目标文件，通过下载电缆（“在系统”编程）将代码传送到目标芯片中，实现设计的数字系统。现场可编程门阵列（Field－Programmable Gate Array，FPGA），它是在PAL、GAL、CPLD等可编程器件的基础上进一步发展的产物。它是作为专用集成电路（ASIC）领域中的一种半定制电路而出现的，既解决了定制电路的不足，又克服了原有可编程器件门电路数有限的缺点。目前，在国内对高码率音频信号的处理主要有以下三种方法：1.基于纯操作系统CPU的方式，主板或CPU芯片带有i2s音频输出接口；2.把音乐刻成CD或DVD audio格式，在传统CD或DVD上进行重放；3.基于单片机，或FPGA/CPLD的简单WAV高码率文件的支持。以上三种方法，要达到真正高保真的效果，均有明显缺陷，而不完美。

众所周知，高码率音乐文件主要是WAV、FLAC、APE等格式，从32khz-384khz,从16bit-32bit不等，在32bit、384khz的情况下，每秒高达24Mbps的数据速度，以及FLAC、APE等需要近实时的解压能力，对处理能力提出了更高的要求。

作为高品质的数据音频解码系统，从数据到最后i2s的音频接口，中间没有任何冗余以及纠错设计，声音不仅要求数据正确性，更要求数据呈现时间的准确性，实时性。所以i2s的质量，极大的影响后端DAC以及模拟放大的性能。比如，FLAC音乐文件首先需要近实时的解压，解压后要送到合成芯片进行i2s的合成，并最终输出DAC能够接收的i2s协议。然而判断i2s的质量，最基本的就是误码率和时钟准确性，就是在某一时刻应该出现的位，最后没有出现或出现错误;其次是相位噪声，差的相噪声，直接在i2s中体现，不仅可能会对DAC接收数据可能造成误判，更重要的是对模拟放大电路形成较大的干扰。还有一点，也是HIFI-END音频系统重要的一点，就是延时以及相位，在一个播放系统中，主时钟共用是非常重要的，如i2s合成与DAC的主时钟需要相同，音乐重放系统需要支持不同采样率的音乐文件（如44.1k、48k等），这就对主时钟精度、以及i2s与主时钟的相位延时提出了更高的要求。举个例子，32bit、384khz的音乐，i2s位时钟为22.576MHZ，如果一个音频合成芯片的延时不能确定，如几十纳秒，在i2s和主时钟共四条线中，有可能造彼此之间延时大大不同而导致错位的情况，这样高保真也就无从谈起。最后，常见CPU（如ARM）集成的锁相环功能的精度与相位噪声的也远达不到高保真的需求。

基于此，现有技术中方法1因为基本并非专门为高保真重放而设计，锁相环、时钟、相位噪声远达不到高保真的要求，一般在-70-90db，同时基于中断方式的音频合成方式，很难达到高品质、稳定的i2s输出；方法2中音乐文件刻成CD、DVD，刻录过程就对音乐造成损失，特别是个人无法具有极高品质的刻录系统的情况下，情况更糟。方法3中采用纯单片机或FPGA/CPLD，因接口和复杂处理能力有限，基本只能支持比较单一类型的音乐文件，同时接口也非常有限，同时单片机也如CPU一样的缺陷。

实用新型内容

基于现有技术存在的以上问题，本实用新型提出一种基于CPU和FPGA/CPLD的音频重放系统，满足了高品质的数字音乐重放系统的所有必备条件，保证了音频重放的高质量。本实用新型所采用的技术方案具体是这样实现的：

本实用新型提供了一种基于CPU和FPGA/CPLD的音频重放系统，其包括由独立电源分别供电的CPU和FPGA/CPLD，所述CPU和FPGA/CPLD之间通过所述CPU的高速异步总线完成数据交互。