[实用新型]基于FPGA的机载传感器数据采集系统

说明书

技术领域

本实用新型涉及数据采集系统，特别涉及基于FPGA的机载传感器数据采集系统，主要应用于机载传感器数据采集及数据共享。

背景技术

现行的机载传感器采集设备往往是一台或多台计算机连接各种类型的传感器负责各路参数的分时采集，这对数据的可靠性、速度和性能方面都有一定影响，并不可避免的使机载电子设备体积变得十分庞大，成本也相对过高。采用ARNIC429数据总线，能够为机载电子设备的数据通信提供可靠的保证，因而研制采用ARNIC429数据总线进行数据通信的机载传感器数据采集系统对于减少机载电子设备体积，降低设备成本以及提高机载电子设备通信质量都具有重要的意义。目前国外对于此类数据采集系统有一定的研究，如美国CBL系统公司以LONWORKS技术为核心，研制开发了分布式机载数据采集装置，该装置支持LONW0RKS和SAE–AS-5370开放式协议标准，提供32路数据通道采集。此外还有美国DDC公司生产的DD-429XRP5-300型ARNIC429总线通信板和Dynamic Engineering公司生产的IP429系列ARINC429总线接口板等。但国外的研究方只提供产品而不提供技术，实行技术垄断，这就迫使我国需要开发拥有自己知识产权的ARNIC429总线机载数据采集系统。国内方面，早期开发的机载数据采集系统受技术条件限制，不能保证系统的可靠性，且硬件电路比较复杂。现有的数据采集系统各具独自特点，但现在的系统大多操作复杂，且多为某种机载总线的专用通信设备，通用性不高，兼容性差，在设计上不够标准化，与国外先进技术还存在较大差距。

发明内容

本实用新型要解决的技术问题是提供一种实时、可靠的机载传感器数据采集系统，并采用ARINC429数据总线实现机载传感器检测数据的共享。

本实用新型为解决上述技术问题所采用的技术方案是：一种基于FPGA的机载传感器数据采集系统，其特征在于，包括多路模拟开关，用于选择多路现场传感器信号中的一路进行采集；信号调理电路，用于滤除噪声信号；放大电路，用于将微弱的传感器检测信号进行放大；电源电路，为各电路模块提供合适的工作电源；信号处理芯片采用现场可编程逻辑门电路（FPGA），所述的FPGA包括Block RAM高速缓存模块、DCM时钟管理单元、UART收发电路及ARINC429接口电路。其特征在于，A/D转换器将传感器输出的模拟电压信号转换成数字电压信号送到FPGA进行处理，现场可编程门阵列产生两路输出，一路通过RS-422驱动电路接到上位机，实现同上位机的异步串行通信；另外一路通过总线接口芯片HS-3282接到ARINC429总线，实现同其他机载电子设备之间进行通信。

本实用新型的有益效果：本系统以FPGA技术为基础，以ARINC429总线技术为核心，能够实现机体运行过程中的速度、加速度、俯仰角、发动机温度、风标信号等一些基本数据的采集和传输。数据采集和传输实时性好、可靠性高。该系统可以同时采集32路机载传感器信号。该系统采用FPGA和高性能的通信协议芯片组HS3282/3182相结合来设计ARINC429通信接口，使得该部分硬件电路既简单有效，又能严格保证数据通信的可靠性。同时系统与上位机的通信采用循环冗余校验，并在FPGA中实现，使系统具有智能纠错功能。

附图说明

图1为本实用新型总体结构示意图；图2为本实用新型实施例1中数据采集算法流程图。

具体实施方式

实施例1：如图1所示，一种基于FPGA的机载传感器数据采集系统，其特征在于，包括多路模拟开关，用于选择多路现场传感器信号中的一路进行采集；信号调理电路，用于滤除噪声信号；放大电路，用于将微弱的传感器检测信号进行放大；电源电路，为各电路模块提供合适的工作电源；信号处理芯片采用现场可编程逻辑门电路（FPGA），所述的FPGA包括Block RAM高速缓存模块、DCM时钟管理单元、UART收发电路及ARINC429接口电路。

本系统中通过多路选择器选定多路传感器信号中的一路进行采集，然后将采集到的模拟信号送入信号调理电路，滤除噪声信号，之后进入放大电路，将比较微弱的传感器检测信号进行放大，接着送入A/D器件依次进行转换，转换完后的结果储存到FPGA内部由Block RAM构建的高速缓存双口RAM中，从而完成了数据采集，并等待通信模块的读取，传感器数据采集流程如图2所示。通信接口部分一方面由UART收发电路通过RS-422驱动电路实现与上位机的RS-422异步串行通信，另一方面通过正确判断上位机的命令信息，将双口RAM中存储的传感器信息通过ARINC429接口电路，并经高性能的通信协议芯片组（总线接口芯片）HS3282转换成特定的格式后发送至ARINC429总线上，从而完成ARINC429通信。RS-422和ARINC429的接口电路都是利用FPGA内部资源，用Verilog HDL硬件描述语言设计实现。时钟信号处理部分主要完成所有模块工作所需的时钟信号的产生，用以支持各部分工作。