[实用新型]一种高速数字输入端子电路

说明书

技术领域

本实用新型涉及电路技术领域，更具体地说，涉及一种高速数字输入端子电路。

背景技术

在变频器中为了方便外部的PLC或者其它器件对变频器的控制，通常设计几路高速数字输入端子作为信号输入端口。高速数字输入端子常见的几种电路如图1-3所示。为了保护变频器控制板，在高速数字输入端子中通常用一个高速光耦U1进行隔离。在光耦U1原边，发光二极管阳极通过一个限流电阻R1接到电源VCC1，阴极接到DI输入。光耦U1副边输入由于是集电极输入，所以接一个上拉电阻R3至高电平VCC2。为了滤除信号中毛刺，该高速数字输入端子电路一般分为三个部分，即输入滤波电路、光耦隔离电路和输出滤波电路。例如，如图1-3中在输出端接一个输出滤波电容C2组成输出滤波电路，也可以如图2-3中在输入端接一个输入滤波电容C1组成输入滤波电路。图3中电阻R2的作用是平衡数字端子的输入阻抗，减少光耦的传输延迟时间，同时对隔离光耦起到一个保护作用。

上述几种常见的高速数字输入端子虽然简单实用，但是也一个致命缺点，其抗干扰能力不强。变频器应用的现场往往干扰很强，这种干扰一方面该来自变频器本身的PWM高频谐波噪声，一方面是来自变频器周边的设备。当变频器与其他设备组网时，过长的导线或者过多的导线捆在一起，这个高速数字输入端子很容易受到干扰而产生误动作。由于光耦U1是工作在一定的电流阈值范围内，当高速数字输入端子受到干扰导致光耦U1的原边电流过大时，其光耦U1容易产生误动作，将影响数字信号的高速传输，进而不能满足精确控制的要求。

实用新型内容

本实用新型要解决的技术问题在于，针对现有数字输入端子的抗干扰能力不强影响数字信号的高速传输的缺陷，提供一种高速数字输入端子电路。

本实用新型解决其技术问题所采用的技术方案是：构造一种高速数字输入端子电路，包括：依次相连的输入滤波电路、光耦隔离电路和输出滤波电路，所述光耦隔离电路包括：光耦U1、三极管Q1、采样电阻R4和平衡电阻R5；所述平衡电阻R5串联在光耦隔离电路的正输入端和负输入端之间；所述三极管Q1的集电极与所述光耦隔离电路的正输入端相连，发射极与所述光耦隔离电路的负输入端相连，所述三极管Q1的基极与发射极之间串联有所述采样电阻R4；所述光耦隔离电路的正输入端与所述光耦U1的原边的发光二极管阳极相连，所述三极管Q1的基极与所述光耦U1的原边的发光二极管阴极相连。

在根据本实用新型所述的高速数字输入端子电路中，所述高速数字输入端子电路还包括：连接在所述输入滤波电路和光耦隔离电路之间的全波整流桥。

在根据本实用新型所述的高速数字输入端子电路中，所述输入滤波电路包括：限流电阻R1、限流电阻R2和输入滤波电容C1；所述高速数字输入端子电路的第一信号输入端通过依次串联的所述限流电阻R1和限流电阻R2连接至所述全波整流桥的第一输入端；所述高速数字输入端子电路的第二信号输入端与所述全波整流桥的第二输入端相连；且所述限流电阻R1和限流电阻R2之间的节点通过所述输入滤波电容C1连接至所述全波整流桥的第二输入端。

在根据本实用新型所述的高速数字输入端子电路中，所述输出滤波电路包括：上拉电阻R3、限流电阻R6和输出滤波电容C2；所述光耦U1的副边的第一端接高电平VCC，所述光耦U1的副边的第二端通过所述上拉电阻R3接所述高电平VCC；且所述光耦U1的副边的第二端通过所述限流电阻R6接所述高速数字输入端子电路的输出端，且所述高速数字输入端子电路的输出端通过所述输出滤波电容C2接地。

实施本实用新型的高速数字输入端子电路，具有以下有益效果：本实用新型通过在光耦隔离电路中增设三极管Q1及相关元件，防止流入光耦U1原边的电流过饱和，即使在高速数字输入端子电路受到干扰时，也能保障光耦U1的快速工作，使其充分发挥隔离光耦的传输性能，并进一步通过输入滤波电路和输出滤波电路提高电路的抗干扰能力。

附图说明

下面将结合附图及实施例对本实用新型作进一步说明，附图中：

图1是现有技术中第一种高速数字输入端子的电路图；

图2是现有技术中第二种高速数字输入端子的电路图；

图3是现有技术中第三种高速数字输入端子的电路图；

图4为根据本实用新型的高速数字输入端子电路的优选实施例的电路原理图。

具体实施方式

为了使本实用新型的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本实用新型进行进一步详细说明。