[实用新型]一种基于总线从单元接口的时钟管理模块

说明书

技术领域：

本实用新型属于电子领域，涉及一种基于从单元接口的低功耗设计装置，尤其是一种从单元接口中增加相应的时钟管理模块，该时钟管理模块能有效降低从单元的功耗。

背景技术：

随着集成电路规模的增大和工作频率的提高，低功耗已经成为除面积、性能之外的主要设计目标。功耗主要分为动态功耗和静态功耗，在0.13μm以上的设计中，动态功耗占系统功耗的主要部分；但在纳米尺度的设计中，泄露电流成为影响功耗的关键因素。

低功耗设计贯穿了IC设计的整个流程。在系统级、逻辑级、电路级、物理级等各个设计层次上，有相应的低功耗设计方法。这里主要介绍一下各设计层次的低功耗设计技术。

系统级主要的低功耗设计技术如下：

●满足用户功能、性能的基础上，尽量使用低电压。

●电源缩放技术，采用多电压供电。在划分供电区域时，要与设计的层次结构一致，如在SoC系统中，处理器核、IO、存储器可以使用不同的工作电压。

●选择低功耗的算法和IP。如用格雷码比用二进制编码翻转少，功耗更低。

●采用并行和流水处理，降低时钟频率。

●系统级的时钟分配方案。根据应用要求，将系统设置为不同的工作模式，在不同的工作模式下，可选用不同频率的时钟，并且将一些不需要的模块的时钟关掉。例如，可将一个系统分为四种模式：Normal、Slow、IDLE、Sleep。在不同模式下，时钟分配不同，如表1。

表1时钟分配方案示例

  模式  说明  Normal  用PLL的时钟，送到core及外围电路  Slow  使用外部时钟(较慢)  IDLE  只将时钟送给外围电路，关掉core的时钟  Sleep  只给时钟唤醒电路等提供时钟

RTL级的低功耗设计技术如下：

●操作数隔离。若某段时间内，数据通路的输出无用，那么将它的输入置成固定值，这样数据通路没有翻转，功耗自会降低。

●时钟门控。动态的关闭设计中空闲或者未进行有用运算的部分的时钟。可以有效降低时钟树的功耗，应用较为广泛，主要有模块级的门控时钟和寄存器级的门控时钟，寄存器级的门控时钟可以EDA工具自动插入。

电路级的低功耗设计技术如下：

●在电路设计阶段，通过更改电路结构来降低功耗，如存储器设计中，采用动态阈值SRAM。

物理级低功耗设计技术如下：

●可以将翻转活动很频繁的节点，采用低电容的金属层布线或者使翻转率高的节点尽可能地短等。

在所述的各设计层次的低功耗设计技术中，在越高的设计层次采取措施，降功耗的效果就越好。一般芯片的设计中，动态功耗占系统功耗的主要部分，而时钟树上的功耗又是动态功耗的大部分，因此低功耗设计主要围绕降低时钟功耗展开。一般情况下，在系统级采用合理的时钟分配方案或者采用多电压供电技术对core和IO分别供电等方式降低功耗；在RTL级使用自动化工具插入门控时钟以降低时钟树的功耗。对于航天产品功耗有很高的要求，仅仅依靠上述的低功耗设计技术难以满足型号要求。因此，必须综合考虑各种设计技术，提出更加有效的设计方案。

实用新型内容：