[实用新型]一种时差测量电路

说明书

技术领域

本实用新型涉及一种时差测量电路。

背景技术

许多应用场合，如超声空化效应的测量、超声波流量测量等，其核心是测量超声波信号通过介质后的时差。目前测量时差的常用方法有二种：示波器法和直接计数法。

示波器法：利用示波器来测量，这是测量时差（相位差）最直观、最简便的方法，不但对所有频率信号均能进行，而且避免了由测量电路内部产生的固有相移引起的时差，其缺点是示波器体积过大，只能在实验室测量，操作复杂，不具有工程实用价值，并且在测量时由于人的视觉误差等会产生一定的误差。

直接计数法：直接利用芯片的边沿捕捉功能进行计数或定时（例：单片机利用内部计数时钟脉冲对外部信号进行计数），先将二路正弦波信号通过过零检测电路转变为脉冲信号，利用芯片捕捉二路脉冲信号的上升沿或下降沿来控制芯片内部计数器的启停，从而实现对脉冲信号宽度（时间）的测量；但是，由于待测信号与计数时钟通常是独立的，待测信号的上升或下降沿不可能正好落在时钟的边沿上，因此该方法的测量误差为一个计数时钟周期。例如，单片机的晶体振荡频率f0只有几MHz到十几MHz，计数时钟频率一般只有几MHz，其测量误差在μs级。

在为了提高测量精度，常规的方法是提高测量系统的时钟频率，如果通过提高时钟频率来提高测量精度，不但对芯片的性能提出较高要求，同时也会带来外围电路、电路板的布线、材料选择、加工等诸多问题。

例如，如果测量精度要求达到1ns，则必须将系统时钟频率提高到1GHz，如此高的频率用单片机是不可能实现的，高频也会给电路带来的一系列问题，故无法实现高精度时差测量。

实用新型内容

本实用新型要解决的技术问题是提供一种在外部系统时钟频率较低的情况下，实现高精度的信号时差测量电路。

为解决上述技术问题，本实用新型提供一种时差测量电路，包括：依次连接的过零检测模块、时差测量模块和显示模块；时差测量模块包括：能产生外部时钟信号CP0的时钟信号电路，其特征在于还包括：能对输入的所述外部时钟信号CP0进行n次等相位移相以得到n个移相时钟信号的移相电路、以及对所述n个移相时钟信号和所述外部时钟信号CP0中的上升边沿和下降边沿触发并进行并行计数以得到2（n+1）倍频的内部时钟信号的计数器。 

进一步，为了提高电路的集成化，及可靠性；所述移相电路由含有两个锁相环的FPGA芯片构建，通过所述锁相环进行所述外部时钟信号CP0的移相。

进一步，若需要把外部时钟信号CP0频率提高20倍，则利用所述2个锁相环将所述外部时钟信号CP0进行9次18°移相，产生10个依次相位差为18°的移相时钟信号，并在所述FPGA模块中至少构建40个计数器。

进一步，为了提高电路的集成度，及可靠性，充分利用所述FPGA芯片的内部逻辑单元，在所述FPGA芯片中构建用于时差测量的减法器、加法器、乘法器。

本实用新型具有的技术效果：（1）在低频时钟信号的基础上，可以满足高精度测量电路的需要；（2）通过对FPGA芯片的编程，可根据需要任意设置内部时钟信号的频率，提高测量精度;（3）采用FPGA芯片，利用芯片内部的逻辑电路进行编程，使电路结构简单、成本低、可靠性高。 

附图说明

为了使本实用新型的内容更容易被清楚的理解，下面根据的具体实施例并结合附图，对本实用新型作进一步详细的说明，其中

图1本实用新型的时差测量电路结构框图;

图2本实用新型的基于ＦＰＧＡ的时差测量电路框图;

图3本实用新型的时差测量逻辑电路结构框图;

图4本实用新型的时差测量电路中外部时钟信号经过移相后时钟信号时序图。

具体实施方式

下面结合附图及实施例对本实用新型进行详细说明：

实施例1

如图1，一种时差测量电路，包括：能产生外部时钟信号CP0的时钟信号电路2，能对输入的所述外部时钟信号CP0进行n次等相位移相，以得到n个移相时钟信号的移相电路3；且所述n个移相时钟信号和所述外部时钟信号CP0的上升边沿和下降边沿分别通过对应上升边沿和下降边沿触发计数器4进行并行计数，得到2（n+1）倍频的内部时钟信号。 

所述移相电路由含有两个锁相环的FPGA芯片构建，通过所述锁相环进行所述外部时钟信号CP0的移相。

利用所述2个锁相环将所述外部时钟信号CP0进行9次18°移相，产生9个依次相位差为18°的移相时钟信号，并在所述FPGA芯片中至少构建40个计数器。