[实用新型]用于定时恢复的装置和系统

说明书

技术领域

本发明的实施例总体上涉及处理器领域。更具体地，本发明的实施例涉及用于定时恢复以在处理器中处理数据信号的装置、系统和方法。 

背景技术

在典型的输入/输出（I/O）收发机中，处理器的接收机处理接收到的信号以判定包含在接收到的信号中的数据。该处理通过至少两个相位插值器（PI）的方式来确定针对接收到的信号的数据和边沿样本，其中每个相位插值器（PI）生成一对时钟信号。PI的输出是具有四个相位的正交时钟信号（quadrature clock signal）。这四个相位中的两个相位用于对接收到的数据信号进行采样，而正交时钟信号的这四个相位中的剩余两个相位用于对接收到的数据信号的边沿进行采样。这里的术语“边沿”指代数据信号分别从逻辑低或逻辑高信号电平转换到逻辑高或逻辑低信号电平时的时间点。正交时钟信号的四个相位之间的任何延迟不匹配都会导致数据采样相位的有效偏移，从而导致接收机的误码率（BER）的增加和抖动容差的降低。 

图2示出了典型的接收机200。接收机200从发射机（例如图1中的103）接收输入信号rxp和rxn。接收到的信号rxp和rxn在被可选的均衡器均衡之后被采样器采样。采样器接收来自时钟分配网络的四相位的正交时钟信号，即iclk、iclkb、qclk、qclkb，其中时钟分配网络将来自两个PI的正交时钟信号分配给采样器。采样器的输出是数据和边沿样本（d0、d1和e0、e1），之后时钟和数据恢复（CDR）电路利用这些数据和边沿样本来生成用于指示所述两个PI调整对于正交时钟信号的延迟的两组代码（pidac1和pidac2）。在CDR电路中，正交时钟信号的延迟被调整，以便iclk信号对位于数据信号眼的中心处的数据信号进行采样，而qclk信号对位于数据信号的转换点处的数据信号的边沿进行采样。由两个PI生成四相位的正交时钟信号，其中这两个PI通过时钟分配网络的方式接收时钟信号作为输入。 作为两个PI的输入的输入时钟信号cki、ckib、ckq和ckqb与四相位的输出正交时钟信号iclk、iclkb、qclk和qclkb之间的定时不匹配导致数据采样相位的偏移，从而增加了接收机的BER并降低了接收机的抖动容差。 

输入和输出时钟信号之间的这种定时不匹配可能由用于实现两个PI的设备中的系统和随机过程变化导致，其中即使两个PI具有相同的设计所述系统和随机过程变化也会导致这两个PI中的电气行为（例如，延迟、上升时间/下降时间等）的不匹配。除了两个PI中的不匹配之外，输入（cki、ckib、ckq和ckqb）与输出时钟信号（iclk、iclkb、qclk和qclkb）之间的这种定时不匹配也可能由四相位的正交时钟信号iclk、iclkb、qclk和qclkb之间的时钟分配网络中的路由延迟不匹配所导致。四相位的正交时钟信号iclk、iclkb、qclk和qclkb之间的这种不匹配是处理器中的接收机的性能限制（如由BER、定时容限、抖动容差等度量的性能）。 

实用新型内容

以下给出了本实用新型的实施例的简要概述，以提供对这些实施例的一些方面的基本理解。该概述并非本实用新型的实施例的详尽概览。其既不意图标识这些实施例的关键或重要要素，也不意图描述这些实施例的范围。其仅用于以简化形式给出本实用新型的实施例的一些概念，以作为后文给出的更详细描述的序言。 

在一个实施例中，一种用于定时恢复的装置包括：相位插值器，用于生成时钟信号；第一积分器，用于在所述时钟信号的一个阶段的持续时间上对数据信号的第一部分进行积分；第一采样器，用于通过所述时钟信号对第一积分后部分进行采样；第一电路，用于存储所述数据信号的第一边沿样本；第二采样器，用于通过所述时钟信号对所存储的第一边沿样本进行采样；以及时钟数据恢复单元，用于至少基于所述数据信号的采样后的第一积分后部分和采样后的所存储的第一边沿样本来更新所述相位插值器。 

在一个实施例中，所述相位插值器是单个相位插值器，并且还能操作来生成所述时钟信号的反相信号。在一个实施例中，所述第一采样器和所述第二采样器能操作来通过所述时钟信号的同一转换边沿来采样所述数据 信号的所述第一积分后部分和所存储的第一边沿样本。在一个实施例中，所述时钟信号的所述一个阶段的持续时间等于所述时钟信号的低或高阶段的持续时间。